2006 Fiscal Year Annual Research Report
三次元積層型プロセッサチップを用いた超高性能並列処理システム
| Project/Area Number |
15106006
|
|---|
| Research Institution | Tohoku University |
|---|
Principal Investigator |
小柳 光正 東北大学, 大学院工学研究科, 教授 (60205531)
|
|---|
| Co-Investigator(Kenkyū-buntansha) |
羽根 一博 東北大学, 大学院工学研究科, 教授 (50164893)
寒川 誠二 東北大学, 流体科学研究所, 教授 (30323108)
田中 徹 東北大学, 大学院工学研究科, 助教授 (40417382)
福島 誉史 東北大学, 大学院工学研究科, 助手 (10374969)
|
|---|
| Keywords | 三次元積層型プロセッサ / マルチポート共有メモリ / 三次元積層化技術 / ウェーハ貼り合わせ / 光インターコネクション / 光導波路 / 並列処理システム / 高速データ転送 |
|---|
| Research Abstract |
本研究の核となるのは、三次元積層構造をもつ共有メモリとそれを搭載した三次元積層型プロセッサおよびそれらを光インターコネクションで接続した共有メモリシステムである。三次元積層型共有メモリは各プロセッサのマルチポート入力メモリとしても働くのでノード共有メモリと見なすことができる。一方、複数の共有メモリユニットを光インターコネクションで接続した共有メモリシステムは、複数の共有メモリユニット間でデータを共有することから、ネットワーク共有メモリと見なすことができる。本研究では、このようなノード共有メモリとネットワーク共有メモリの基本動作を確認するために、テストチップおよびテストモジュールの試作を行なう。平成17年度までは、小規模の三次元積層型プロセッサ・テストチップを試作し基本動作の確認を行うとともに、光インターコネクションを有するマルチチップ・テストモジュールを試作してメモリチップ間の光によるデータ転送を確認した。平成18年度は、より大規模で高性能のプロセッサチップとメモリチップを積層するために、チップ-ウェーハ張り合わせ方式の三次元集積化技術(スーパーチップインテグレーション技術)の確立を行った。この技術を用いることにより、外部(半導体ファンドリー・メーカー)で試作したチップを多層に積層することができるようになるので、より大規模で高性能のチップを積層した三次元積層型プロセッサ・テストチップの作製が可能となる。平成17年度までの三次元積層型プロセッサ・テストチップの試作結果を基に、より大規模な三次元積層型プロセッサ・テストチップの設計を行った。また、FPGA(Field Programmable Array)に実装してシステムの動作が可能なことも実証した。光インターコネクション技術に関しては、データ転送のより高速化を目指して光導波路の低損失化(0.05db/cm以下)を実現した。
|
Research Products
(11 results)
