書き換え可能デバイスによる高速パケット処理の研究

2003 Fiscal Year Annual Research Report

• Project/Area Number: 15300013
• Research Category: Grant-in-Aid for Scientific Research (B)
• Research Institution: University of Tsukuba
• Principal Investigator: 山口 喜教 筑波大学, 電子・情報工学系, 教授 (00312827)
• Co-Investigator(Kenkyū-buntansha): 戸田 憲二 産業技術総合研究所, 情報処理研究部, 主任研究員 (70357565) ; 佐谷野 健二 産業技術総合研究所, 情報処理研究部, 非常勤研究員 ; 前田 敦司 筑波大学, 電子・情報工学系, 講師 (50293139)
• Keywords: 侵入検地システム / IDS / FPGA / DFA / NFA / パケット

Research Abstract

本研究では、IPパケット処理に的を絞り、高速性を有する処理をFPGAなどの書き換え可能なデバイスによって高速化することを目指し、特にIDS(侵入検知システム)をターゲットとして、そのFPGA化に関する方式の検討および効率的な実行方式に関して研究開発を行っている。侵入検知システムのハードウェア化においては、侵入検知用のパターンから有限状態機械を生成し、これをハードウェア記述言語に自動的に変換するという方式をとる。本年度は、 IDSにおいて、高速化を必要とする処理である、入力されたパケットに対する事象の検出をルールセットに基づいて行うセンサ部の処理を、 FPGAによって高速に処理するための方式に関して研究を進めた。その際、FPGAを用い、数Gbpsの処理を実現するためには、 32ビット単位での処理が必要となる場合が生じる。決定性オートマトンを用いた実現方式においては、 4バイト単位で、入力するパケットのキャラクタとパターンとを照合することによって高速化が実現できることがわかった。しかしながら、そのためには、バイト単位での位置の補正や、パターンとマッチしなかった場合の処理が複雑になる。この研究では、これらの問題を解決し、パケット入力を中断することなく連続的に処理することが可能な方式について研究をすすめた。また、非決定性オートマトンを利用したパターンマッチング回路についても、評価を行った。さらに、そのほかのパケット処理のハードウェア化について基礎的なデータを得るために、暗号化処理を取り上げそのハードウェア化およびハードウェアとソフトウェアとの協調方式について様々な観点から考察した。

Research Products

• [Publications] 前田敦司, 山口喜教: "Schemeインタプリタにおける仮想マシンアーキテクチャの最適化"情報処理学会論文誌:プログラミング. 44,No.SIG 13(PRO 18). 47-57 (2003)
• [Publications] T.Katashita, A.Maeda, K.Sayano, Y.Yamaguchi: "A low power AES circuit design for FPGA implementation"Proc.COOL Chips VII. (in press). (2004)