2003 Fiscal Year Annual Research Report
耐故障性を考慮した適応ルーティングネットワークに関する研究
| Project/Area Number |
15500033
|
|---|
| Research Institution | The University of Electro-Communications |
|---|
Principal Investigator |
吉永 努 電気通信大学, 大学院・情報システム学研究科, 助教授 (60210738)
|
|---|
| Co-Investigator(Kenkyū-buntansha) |
ABDERAZEK Ben 電気通信大学, 大学院・情報システム学研究科, 助手 (60345428)
繁田 聡一 電気通信大学, 大学院・情報システム学研究科, 助手 (50334587)
|
|---|
| Keywords | 適応ルーティング / 耐故障性 / 相互結合網 / デッドロック回復 / ルータ / 並列計算機 / 性能評価 / 集積回路 |
|---|
| Research Abstract |
本研究では、新しい適応ルーティング・アルゴリズムとしてDetour-UDを提案し、それを実現するルータチップの設計と評価を行った。
・Detour-UD適応ルーティングの提案
Detour-UDは、k-ary n-cubeネットワーク用の定型ルーティングアルゴリズムとup^*/down^*ルーティングに基づく非定型ネットワーク用のアルゴリズムをサポートすることにより、通信性能を犠牲にすることなく任意数/任意形状の故障に対してデッドロックフリーなメッセージ通信を実現する。
・HDLによるルータの記述と動作検証
Detour-UD適応ルータをハードウェア記述言語Verilog-HDLにより設計した。また、LSI設計ツールを利用してシミュレーションによる動作検証と論理合成によるハードウェアコストの評価を行った。
・通信性能の評価
Verilog-HDLのシミュレータを利用し、10×10(100ノード)の2次元トーラスネットワークに対する無故障及び有故障のそれぞれの場合についてバンド幅と通信遅延(レイテンシ)時間を評価した。その結果Detour-UDは、よく知られた最短経路ベースの完全適応ルータ並の通信性能と従来の耐故障ルータよりも高い耐故障能力を有することを確認した。
また、必要なハードウェア量と回路の動作速度はトレードオフの関係にあるが、Detour-UDの仮想チャネル数に対する必要要件は物理チャネル当たり2本と小さく、ルーティング自由度を上げやすいという利点を持つ。
|
Research Products
(6 results)
-
[Publications] Tsutomu Yoshinaga: "Fault-Tolerant Adaptive Deadlock-Recovery Routing for k-ary n-cube Networks"Proc.7th Int.Workshop on Innovative Architecture for Future Generation High-Performance Processors and Systems. (2004)
-
[Publications] Tsutomu Yoshinaga: "Design and Evaluation of a Fault-Tolerant Adaptive Router for Parallel Computers"Proc.7th Int.Workshop on Innovative Architecture for Future Generation High-Performance Processors and Systems. 100-107 (2003)
-
[Publications] 細越洋行: "耐故障性を備えた完全適応ルータの設計"先端的計算基盤システムシンポジウム論文集. 53-56 (2003)
-
[Publications] Ta Q.Viet: "A Hybrid MPI-OpenMP Solution for a Linear System on a Cluster of SMPs"Proc.Symposium on Advanced Computing Systems and Infrastructures. 299-306 (2003)
-
[Publications] 繁田聡一: "バイトコードレベルの高い並列性を持つQJavaの提案"先端的計算基盤システムシンポジウム論文集. 77-80 (2003)
-
[Publications] Ben A.Abderazek: "On the Design of a Register Queue Based Processor Architecture (FaRM-rq)"Proc.International Symposium on Parallel and Distributed Processing and Applications. LNCS2745. 248-262 (2003)
