ディープサブミクロンCMOS論理回路内断線故障の電気的検査法に関する研究

2003 Fiscal Year Annual Research Report

• Project/Area Number: 15500041
• Research Institution: The University of Tokushima
• Principal Investigator: 橋爪 正樹 徳島大学, 工学部, 助教授 (40164777)
• Keywords: 電気的検査 / CMOS論理回路 / 断線故障 / ピン浮き / 電流テスト / IDDQテスト

Research Abstract

本研究はディープサブミクロンCMOS論理IC内に発生する断線故障、ならびにそのICを用いてプリント配線板上に作られる論理回路に発生する断線故障を検出するための新しい検査法を開発することを目的としている。
ディープサブミクロンCMOS論理IC内の断線故障検出法としては、本年度はそれに有効な電源電流波形の特徴パラメータの特定を行った。その結果、検査入力を印加し、静的電源電流が現れるまでの時間を検査用の特徴パラメータとして使用できることを明らかにし、国際会議で発表した。また、過去に本研究者らが提案したIC外部から交流電界を印加した時に流れる電源電流測定による断線故障の検査法に関し、その検査入力生成法を提案し、学会論文で発表した。さらに断線故障を確実に検出するためには断線故障と同様に発生しやすい短絡故障も検出しておく必要があることから、IC内に発生する短絡故障の検査法に関しても研究を行った。それに関しては静的電源電流測定による検査法のための検査入力生成法、マイクロコンピュータ回路の電源電流測定による検査法、論理発振を生じる短絡故障の特定法とその発振周波数推定法を開発し、学会論文誌で発表した。
プリント配線上に作製された論理回路の断線故障検出法としては、回路外部から交流電界を印加し、その時に流れる電源電流測定で断線故障を検出する方法を過去に提案している。本年度はその検査法をより実用的なものに近づけるため、外部から印加する交流電界の有効な印加法の開発を行った。その成果に関しては学会論文誌ならびに国際会議で発表した。さらにその検査法と異なった新しい検査法を開発した。その検査法は検査入力印加を必要としない検査法で、それに関しては特許出願を行った。

Research Products

• [Publications] 一宮 正博: "CMOS論理ICの交流電界印加時の電源電流測定によるピン浮き検出法"エレクトロニクス実装学会誌. 6・2. 140-146 (2003)
• [Publications] 一宮 正博: "CMOS論理回路の発振を生じるICピン短絡故障検出回路"電子情報通信学会論文誌D-I. 86-D-I・2. 402-411 (2003)
• [Publications] 橋爪 正樹: "CMOSマイクロコンピュータ回路の電源電流によるブリッジ故障検出法"エレクトロニクス実装学会誌. 6・7. 564-572 (2003)
• [Publications] H.Yotsuyanagi: "Test Pattern Generation for CMOS Open Defect Detection by Supply Current Testing under AC Electric Field"IEICE Transaction on Information and Systems. E86-D・12. 2666-2673 (2003)
• [Publications] H.Yotsuyanagi: "Test Sequency Generation for Test Time Reduction of IDDQ Testing"IEICE Transaction on Information and Systems. E87-D・3. 537-543 (2004)
• [Publications] M.Hashizume: "Identification and Frequency Estimation of Feedback Bridging Faults Generating Logical Oscillation in CMOS Circuits"IEICE Transaction on Information and Systems. E87-D・3. 571-579 (2004)
• [Publications] M.Hashizume: "Electric Field Application Method Effective for Pin Open Detection Based on Supply Current in CMOS Logic Circuits"Proc.of 2003 International Conference on Electronics Packaging. 75-80 (2003)
• [Publications] M.Takagi: "Testability of Pin Open in Small Outline Package ICs by Supply Current Testing"Proc.of 2003 International Technical Conference on Circuits/Systems, Computers and Communications. 836-839 (2003)
• [Publications] M.Hashizume: "A BIST Circuits for IDDQ Tests"Proc.of 12-th IEEE Asian Test Symposium. 564-572 (2003)
• [Publications] M.Hashizume: "CMOS Open Fault Detection by Appearance Time of Switching Supply Current"Proc.of the second IEEE International Workshop on Electronic Design, Test, and Applications. 183-188 (2003)