| Research Abstract |
本研究では,非同期パルス形カオスニューラルネットワークをVDECを通して構築し,脳の神経回路網の情報処理原理,すなわち記憶・学習などについての解明を目的とするとともに,その原理を応用し,工学的応用を目指して,電子回路によって連想記憶回路を構成し,図形認識を行うシステムを構築する。特に,人間の脳のような柔軟な発想をもった神経回路網モデルの構築に向けアプローチする。本年度は,1以下のテーマについて検討を行った。(1)記憶部,(2)ニューラルネットワーク部。
その結果,
(1)記憶部として,可塑シナプスのためのΛ字形負性抵抗素子を用いた多値メモリセルを構成することを目的に,まず,エンハンスメント型MOSFETでΛ字形負性抵抗素子を構成し,これを単位回路として並列に接続することにより,多安定回路が構成できることを明らかにした。更に,構成した多安定回路を用いて多値メモリセルを構成する検討を行い,CMOSプロセスに適用可能なエンハンスメント形MOSFETでΛ字形負性抵抗素子を単位回路として並列に接続することで,外部電源により各安定点及び同期範囲が可変できる多安定回路が構成できることを明らかにした(雑誌論文1番目)。
(2)我々が提案するパルス形カオスニューロンモデルを用いて環状ニューラルネットワークを構成し,短期記憶回路に用いる時系列パターン識別モデルへ応用可能であることを明らかにした(雑誌論文2番目)。また,パルスタイミングに着目し,テンポラルコーデングによる学習アルゴリズムをハードウエアで実現することを目的に,今回,パルスタイミングに着目した可塑性であるSTDPを,FPGAを用い構成し,構成したSTDPモデルをC言語を用いシミュレーションを行った。その結果,Songらのモデルを簡略化したモデルにおいて、多少のばらつきは生じてしまうが、シナプス強度に分布が生じ,発火率が調整されることを示した。
|
