多品種の半導体集積回路を効率的に生産する手法に関する研究

2003 Fiscal Year Annual Research Report

• Project/Area Number: 15560350
• Research Institution: The University of Aizu
• Principal Investigator: 齋藤 和之 会津大学, コンピュータ理工学部, 教授 (60254083)
• Keywords: 半導体製造技術 / 多品種生産 / ディスパッチ法 / 優先度割付け法 / 段取り / スループット / 応答時間

Research Abstract

LSIの用途は益々拡大し、製品の多様化が進んでいる。しかも、これらの製品の寿命は短くTime-To-Marketの短縮が求められている。一方でLSI製造設備は高額化し、それらの稼働率の向上が求められている。一般に短納期化と設備稼働率の向上は競合する関係にある。また、多品種生産は生産品目の変更時に装置の段取りを必要とする。この段取り期間中、装置は利用できず設備稼働率の低下を招き、さらには新たな作業者の仕事を必要とし、コストの増加を招く。本研究では装置台数が生産品目数より少ない場合に多品種の生産をいかに割り付けるかというディスパッチ手法を開発することが目的である。
本研究では新たなディスパッチ法として擬周期的優先度割付法(Pseudo-Periodical-Priority Dispatch, P3D)と名づけた割付法を発明した。この手法では、各製品は処理装置に到着する到着率、各製品の納期の違い、処理時間の違いを考慮した上で、処理すべき品目の優先度を周期的に評価し装置に割り付ける。最初に、この手法を評価するためのシミュレータを開発した。このシミュレータを利用し、First-Come-First-Serve(FCFS)、Shortest-process-Time-First(SPT)の2種類の典型的なディスパッチ手法とP3D法とを比較した。比較の視点は、段取り頻度、スループット、応答時間、最悪処理時間である。P3D法はFCFS、SPT法に比べ、段取り回数を減らすことが出来、平均応答時間はFCFS法よりも優れ、最悪処理時間はSPT法よりも優れていることを明らかにした。この成果は2003年10月に米国サンノゼ市で開催されたIEEE半導体生産国際シンポジウムで発表した。

Research Products

• [Publications] 齋藤和之, 有馬澄佳: "A Novel Dispatch Algorithm reducing Adjustment Rate in a Product-mix"Proc.2003 IEEE Intern.Symp.on Semicon.Manufacture.(ISSM). 285-288 (2003)
• [Publications] 齋藤和之, 永島 充: "Minimization of Adjustment Frequency to achieve Low-Cost Fabrication"Technical Report, The University of Aizu. 2004-2-001. (2004)