2004 Fiscal Year Annual Research Report
多品種の半導体集積回路を効率的に生産する手法に関する研究
| Project/Area Number |
15560350
|
|---|
| Research Institution | University of Aizu |
|---|
Principal Investigator |
齋藤 和之 会津大学, コンピュータ理工学部, 教授 (60254083)
|
|---|
| Keywords | 半導体集積回路 / 設備計画 / ディスパッチ法 / 生産シミュレーション / ペトリネット / 応答時間 / 段取り |
|---|
| Research Abstract |
本研究では新しいディスパッチ法として、Pseudo PeriodiCal Priority Dispatch(P3D)法を提案している。P3D法はインプリシットに納期も考慮したディスパッチ法である。FCFS法、SPT法などとの比較の結果、P3D法は、ボトルネック工程でのスループット、段取り回数において他のディスパッチ法に比べて優れており、平均のサイクルタイムではFCFSに優れ、SPTと匹敵する性能を示した。また、サイクルタイムの分散、ディスパッチの公平性ではSPTに優れ、FCFSに匹敵する性能を示している。この結果、装置の利用率が高く、仕掛かり在庫を発生しにくく、段取りに伴う新たな人的リソースの要求が小さく、低コストの生産を可能とするディスパッチ法であることが示された。同時に、納期の予測性が高く、ロバスト性の高い生産が可能となることも示された。また生産シミュレータの開発をカラーPetri Net理論に基づいて行ってきた。半導体生産システムに特有ではあるが、ループ型ネットを記述することにより、300工程を超える複雑な工程を比較的簡単に表現することが可能となった。しかし、通常のカラーPetri Netを超えるトークンの属性の定義が必要になること、トークンの状態に対応づけて工程表を参照する仕組みが必要であること、トランジションの属性をトークンの属性を参照して定める必要が生ずることなど、従来のPetri Net理論を超える新しい考え方の導入が求められた。また、分岐を表現すること、製品の主要な流れを判り易く表現する提案も行ってきた。
本研究は2カ年の計画で進めて来たが、ディスパッチ法に関しても、生産シミュレータ開発においても一定の前進を見せた。今後、これらの研究成果を広く公表するとともに、さらなる、課題への挑戦、企業との連携による実システムでの評価をすすめて行く考えである。
|
Research Products
(2 results)
