局所的にはクロックに同期し大域的にはクロックを用いないプロセッサに関する研究

2004 Fiscal Year Annual Research Report

• Project/Area Number: 15650010
• Research Institution: Kyushu Institute of Technology
• Principal Investigator: 佐藤 寿倫 九州工業大学, 情報工学部, 助教授 (00322298)
• Keywords: 非同期 / ネットワークオンチップ / GALS / タイミング違反 / 省電力

Research Abstract

半導体の微細化技術は近年急速に発展しており,電化製品の高性能化・省電力化・高機能化・小型化に大きく貢献している.しかし,その進展に伴い,回路遅延における主要因がゲート遅延から配線遅延に移行している.また,マイクロプロセッサの動作周波数は向上し続ける一方で,配線遅延がクリティカルパスを決定する主要因となりつつある中,タイミング制約を満足させることが非常に困難になりつつある.一方で,大型計算機から携帯情報端末に至るまで高性能かつ低消費電力なものが求められている.大型計算機用のマイクロプロセッサは高速に動作させるために高クロック化させるのが最も単純な方法であるが,同時に発熱でプロセッサを破壊するおそれがある.携帯情報端末ではJavaや動画像処理アプリケーションを動作させることが当たり前のようになっており,それらを処理するマイクロプロセッサは高性能なものが要求されている.同時にバッテリなどの制約により低消費電力化も必要である.しかし,性能の向上に伴い消費される電力も向上するという背反関係が問題となる.我々は,ネットワークオンチップ状に非同期動作するキャッシュと、建設的タイミング違反手法を提案している.前者では、同じ容量で高速に動作する木容量2次キャッシュを考案した。後者ではタイミング違反を利用した省電力ALUにおける違反検出回路の高速化手法を提案し,その評価を行った.動作周波数が1.5倍を超えない範囲ではエラー率が低く,十分な利得があると期待できることが確認できた.また,電力削減効果として給電圧を元々設定されている電圧から1/1.5に下げた場合,約40%の電力削減が期待できる結果となった.国際会議発表2件、国内口頭発表2件。