2003 Fiscal Year Annual Research Report
細粒度並列処理機構をもつデータ駆動方式DSPの構築に関する研究
| Project/Area Number |
15700039
|
|---|
| Research Institution | Hirosaki University |
|---|
Principal Investigator |
一條 健司 弘前大学, 理工学部, 助手 (30312482)
|
|---|
| Keywords | 並列処理 / データ駆動 / DSP |
|---|
| Research Abstract |
本課題において提案するアーキテクチャは次(1〜4)のようなものである。1.演算処理要素(PE)は小規模とする(局所メモリ容量をSとする)、2.PEを複数個(M個)有する並列処理システムである、3.PE間は単方向シリアル信号線で接続されている、4.データはパケットスイッチングによりPEに送られる。また、処理アルゴリズムは次(5〜7)のように捉える。5.ツリー表現で記述する(葉節数をKとする)、6.ツリーの各節を1PEに割り当てる(細粒度割り当て)、7.シリアル信号線であるので、入力データパケットに順序を与える。さて、その処理特性を明らかにするために、処理アルゴリズムとして信号処理算に多く見られるベクトルの積和演算アルゴリズムを用い、シミュレータソフトウェアを作成してシミュレーションを行った。その際パラメータ設定は次のようにした。(1)2.におけるMは2〜64、(2)5.におけるKは2〜64、(3)6.における割り当てパターンは8種類、(4)7.における順序パターンは4種類。
結果1:パケット転送レートを固定し、(1)〜(4)の設定とスループットとの関係を調べたところ、(3)のパターンをあるパターンに設定すると、(1),(2),(4)のどのような設定においても、安定かつ高いスループットが得られることが分かった。これはコンパイラを開発する際に有益な結果である。
結果2:パケット転送レートを変化させ、(1)〜(4)の設定と、1.におけるSとの関係を調べたところ、どのような条件においても、PE内に滞在する入力/出力パケット数はそれぞれ最大で64/32パケットであることが分かった。従ってS=(64+32)*(パケット長)となる。
提案するアーキテクチャの実装について、結果2によって得られた知見等を基に、現在VHDLによりコーディングを行っているところである。
|
Research Products
(1 results)
