非同期仮想ハードウェア技術を用いた低電力メディア処理プロセッサの試作

2003 Fiscal Year Annual Research Report

• Project/Area Number: 15700065
• Research Institution: Nagasaki University
• Principal Investigator: 柴田 裕一郎 長崎大学, 工学部, 講師 (10336183)
• Keywords: 仮想ハードウェア / 非同期回路 / プロセッサ

Research Abstract

本研究で設計するメディアプロセッサのターゲットアプリケーションとして、楕円暗号処理と画像処理を取り上げ、その特性から演算器の構成について検討した。楕円暗号処理においては、その安全性を確保するためには従来のプロセッサで扱ってきたビット数よりも、はるかに大きな整数演算が支配的となる。これを低電力で実現する方法として、並列型、非同期ビットシリアル型、中国剰余定理に基づく剰余表現を用いたディジットシリアル型の演算を試実装しその得失を比較した。並列型については、非同期回路技術を適用しオペランドの値にしたがってクリティカルパスの変動を許すことで、演算性能を2割程度向上できることを明らかにした。非同期ビットシリアル型については、除算以外の演算器については効率的な構造を見いだすことができたが、除算器については他の演算器に比べると複雑になり、特にLSB側からオペランドを転送する方式は非効率であることが分かった。剰余表現を用いるアプローチは、加算および乗算は効率よく演算することができるが、除算や値の比較を行うためには表現を変換しなければならず、楕円暗号処理をそのまま行うには難しい面があることが分かった。一方、本研究で想定しているような組み込み用途では、複雑構成を持つ高性能の浮動小数演算器を持つことは難しいと考えられる。そこで、画像処理の例としてレイトレーシングによるCG処理を取り上げ、処理に必要な演算精度に関して実験を行い検討した、この結果、肉眼ではほぼ見分けのつかないとされるピーク信号対雑音比40dBを満足させるためには、30ビット以上の整数演算で十分であることが分かった。これらの結果をふまえ、来年度は除算器の構成に検討を加えた上でシリアル型整数演算を軸としたプロセッサアーキテクチャを実装していく予定である。

Research Products

• [Publications] 中村 昇悟: "リコンフィギャラブルレイトレーシングの演算精度に関する評価"情報処理学会研究報告. 2004・32. 37-42 (2004)
• [Publications] K.Oguri: "A Synchronous Bit-Serial Datapath for Object-Oriented Reconfigurable Architecture PCA"Proc.Asia-Pacific Computer Systems Architecture Conference. 54-68 (2003)
• [Publications] 川尻 健介: "非同期ビットシリアル除算器の開発"電子情報通信学会リコンフィギャラブルシステム研究会論文集. 1. 293-300 (2003)