2015 Fiscal Year Annual Research Report
| Project/Area Number |
15H00287
|
|---|
| Research Institution | The University of Tokyo |
|---|
Principal Investigator |
八幡 和志 東京大学, 大学院理学系研究科, 技術専門職員
|
|---|
| Project Period (FY) |
2015
|
| Keywords | 教材・カリキュラム開発 / デジタル回路 / FPGA |
|---|
| Outline of Annual Research Achievements |
本研究の目的は、物理学実験の教育、研究で用いるField Programmable Gate Array (FPGA)を用いた装置開発者を育成するための教材、カリキュラムのアップデート開発である。Xilinx 社のFPGAは-7世代でADコンバーターの内蔵や、CPU(ARMコア)とのSystem on a chip (SoC)が投入されるなど、大きくアーキテクチャーが変わった。また、開発環境もISEからVivadoに世代交代することでハードウェア記述言語(HDL)のみならず、C/C++言語による高位合成など、回路設計手法の選択肢が増えた。従来のFPGA講習会のカリキュラムは、記憶形成、学習定着プロセスを考慮したアクティブラーニングの手法を取り入れながら、実践を通してブラッシュアップしてきた。
これに対して、本研究では、Vivadoを使ってVerilogHDLとC言語により、従来のカリキュラムを新しいFPGAボード、Nexys-4 (Artix-7)でトレースしたり、希望した学生に内蔵CPUコアと外部インターフェースを使った回路を指導したりすることで技術を導入し、評価した。
これらの結果、以下の成果が得られた。
1) 講習会カリキュラムは、上手く機能している学習プロセスを崩さない範囲で、以下の様にアップデートした。
a) IPを使ったADコンバーターを取り入れた。これにより、物理実験で必要なAD、DA、TD、DT変換が揃い、より実践的になった。
b) C言語的な10進数表現を取り入れ、DSPを使うことで、学習者に分かり易くするとともに、並列計算機としての使用例を含めた。
2) 組込CPUとこれを利用した外部インターフェースについては、
a) ソフトコアの組込CPUについては、学ぶ労力に比して回路のパフォーマンスが上がらないので、SoCのハードコア組込CPUの方が教育、研究に有利である。
b) SoCを利用するには、従来は、CPUとFPGA、両方の設計が必要だったが、最新の開発環境SDSoCを利用することで、C言語だけで統合的に開発できることが分かった。
ことにより、科研費のテーマを超えるが、SDSoCとSoCを使用する教材の開発を開始した。
|
Research Products
(5 results)
