2016 Fiscal Year Annual Research Report
レーザーフォールト攻撃による情報漏洩を防ぐ耐タンパー技術の総合的研究
| Project/Area Number |
15H01688
|
|---|
| Research Institution | The University of Electro-Communications |
|---|
Principal Investigator |
崎山 一男 電気通信大学, 大学院情報理工学研究科, 教授 (80508838)
|
|---|
| Co-Investigator(Kenkyū-buntansha) |
林 優一 東北学院大学, 工学部, 准教授 (60551918)
三浦 典之 神戸大学, システム情報学研究科, 准教授 (70650555)
|
|---|
| Project Period (FY) |
2015-04-01 – 2019-03-31
|
| Keywords | 暗号・認証等 / 電子デバイス・機器 / 計算機システム |
|---|
| Outline of Annual Research Achievements |
実施計画に従い，主に4項目について取り組んだ．
1) レーザーフォールト攻撃の評価環境の構築：レーザー制御部とレーザー検知部を自動的に相互制御できる統合プログラムを改良し、下記項目2)に資する基礎データを高速に取得できるようした。レーザーフォールト時の電磁波漏洩評価については、時間領域差分(FDTD)モデルを用いた電磁界シミュレーションのさらなる高精度化を行った。また、ノイズなどの周囲の電磁環境の影響を最小限に抑えた理想的なデータ計測環境を構築した。
2) レーザー光に対する基板応答モデルと攻撃センサの最適設計手法の開発：回路のレイアウト情報から情報漏洩量をシミュレートできる基板応答モデルを構築し、センサ配置位置の安全性に対する影響を評価した。また、項目1)で構築した評価環境による実測データに基づき、レーザー検知センサ回路の配置条件を明らかにした。これにより、効率的なレーザー検知を可能とする攻撃センサの最適設計手法を構築することができた。
3) エラー検知に基づく暗号アルゴリズムレベルの対策技術の開発：暗号内部のデータを高速に消失させることを目指し、FPGAボード上に搭載されたAES暗号化LSIを用いて、外部電源の遮断によるデータ消失の振る舞いを観測した。これにより、来年度に完成予定の試作ICチップにおけるオンチップの電源遮断回路の詳細設計仕様を策定することができた。
4) 対策技術の安全性評価：項目1)で構築した評価環境を用いて、項目3)で開発した試作ICチップの安全性評価を行うための準備を行った。項目2)の設計手法によるセンサの配置が、安全性を担保した上で最適なものになっているか確認するためのテスト項目を検討した。
|
| Current Status of Research Progress |
Current Status of Research Progress
2: Research has progressed on the whole more than it was originally planned.
Reason
レーザーフォールト攻撃の評価環境を改良し、検知センサ回路の詳細設計仕様を策定し、安全性とハードウェアコストのトレードオフを最適にする設計手法を構築することができた。さらに、レーザー攻撃対策向けに新たに考案したオンチップ電源遮断回路を来年度に完成予定の試作ICチップに搭載した。これにより、レーザーフォールト攻撃による情報漏洩を防ぐ耐タンパー技術の安全性評価の準備は予定通り整った。得られた研究成果は国際会議や国内研究会で発表している。
|
| Strategy for Future Research Activity |
来年度に完成する試作ICチップの安全性評価を研究の中心とし、得られた研究成果をまとめて国際会議やジャーナル論文に投稿する。レーザーフォールト攻撃に対する電源遮断対策による効果とその限界の解明については、この研究で初めて実施する挑戦的な課題である。この分野の権威である海外研究者との議論を重ね、評価技術を発展させていく。また、試作ICチップには、世界で広く使われているAES暗号回路を搭載している。実使用上の攻撃シナリオを構築し、レーザー照射による情報漏洩の定量化を行う。
|
Research Products
(12 results)
