2017 Fiscal Year Annual Research Report
誤動作する確率のある次世代素子を積極的に活用するハードウェア設計理論
| Project/Area Number |
15H02679
|
|---|
| Research Institution | Ritsumeikan University |
|---|
Principal Investigator |
山下 茂 立命館大学, 情報理工学部, 教授 (30362833)
|
|---|
| Co-Investigator(Kenkyū-buntansha) |
原 祐子 東京工業大学, 工学院情報通信系, 准教授 (20640999)
冨山 宏之 立命館大学, 理工学部, 教授 (80362292)
|
|---|
| Project Period (FY) |
2015-04-01 – 2020-03-31
|
| Keywords | Approximate Computing / Stochastic Computing |
|---|
| Outline of Annual Research Achievements |
信頼性の低い素子を用いて回路設計を設計する技術の確立のために，要素技術の確立のためにApproximate Computing (AC)とStochastic Computing (SC)の分野において，以下のような研究を行った．
ACに関しては、AC の考え方の従来とは違う利用方法を検討した．具体的には，従来までの考え方と違い，ACの考え方を利用して，経年劣化などによる遅延故障に対処する方法を提案した．一つの例として，配列型乗算器に遅延故障が発生した際の対処法について提案した．まず，遅延故障が発生した配列型乗算器の入力の下位ビットを削減する．そして，各ビットの値をそれぞれ削減した分だけ下位ビットにずらして入力し，削減した分だけ上位ビットの値を0 に変更する．かつ，乗算器の出力の上位ビットを削減し，削減した分だけ下位に0 を追加することで，遅延故障による誤差を削減する．8 ビットの乗算に対して提案手法を用いた場合，平均誤差と最大誤差ともに遅延故障が発生した配列型乗算器を用いた場合の100 分の1 程度に誤差を抑えられた．また，平滑化フィルタ処理を用いてソフトウェア検証を行い，提案手法のAC 乗算器の有用性を示した．
SCに関しては、一般にSCでは，SN（Stochastic Number）の相関の強さが大きいほど結果に生じる誤差も大きくなることを考慮して，乱数生成器のコストを減少させつつSNの相関を弱める新たな手法を提案した．具体的には，一般的なSCの回路設計手法の制御入力の数を削減することで，乱数生成器を共有することにより誤差を削減する手法を提案し，その効果の検証を行った．実験の結果，演算結果に対して，既存の手法では平均で約15%誤差が生じていたのが，提案手法により約 8%に削減されることを確認した．
|
| Current Status of Research Progress |
Current Status of Research Progress
2: Research has progressed on the whole more than it was originally planned.
Reason
予定通り，ACおよびSCの分野で要素技術に関して研究成果をあげている．
|
| Strategy for Future Research Activity |
今後は，今までの研究を通して得たACおよびSCの分野の知見をもとに，確率的に動作する回路に関して新たな知見を得るような研究成果をあげることを目指す．
|
