2016 Fiscal Year Annual Research Report
| Project/Area Number |
15H05304
|
|---|
| Research Institution | Tokyo Institute of Technology |
|---|
Principal Investigator |
中原 啓貴 東京工業大学, 工学院, 准教授 (20624414)
|
|---|
| Project Period (FY) |
2015-04-01 – 2019-03-31
|
| Keywords | FPGA / 電波天文 / FFT / RNS |
|---|
| Outline of Annual Research Achievements |
電波望遠鏡で受信する天体からの電波は弱いので, 積算処理は数分～数時間行っている. つまり, ノイズを除去する時間が支配的である. 本年度は以下の手法を実装して検討を行った. まず, 積算処理から行いノイズを除去してからFFTを行う. つまり, 計算順序を入換えることで, FFTをかける時間を十分確保し, 単一のFFT回路で行うのがポイントである. Xilinx社の合成ツールであるVivado 2016.1を用いた計算機上での仮設計の結果, CASPERで公開している分光器と比較してFPGAの組込みメモリ量を92.3％, LUT数を33％削減する事ができた. その結果, 帯域を12.5倍拡大でき, 分解能を128倍増やす事ができることを実験で確認した.
RNSとはNビットの信号をL組の整数のベクトル{m1,m2,...,mL}に対する剰余で表現するシステムである. RNSを用いる事により, 各桁で独立して加減乗算を行える. 即ち, FFT計算の入力データをL個に分割することができる. FPGAのLUTでFFT回路を構成するとき, 面積の指標であるLUT数は入力データのビット数nに対して指数関数オーダO(2n)に比例する. 即ち, 入力データをRNSを用いて分割すると指数関数的にLUT数を削減できることを確認した. Xilinx社の合成ツールであるVivado 2016.1を用いた計算機上での仮設計の結果, Xilinx社FFT IPと比較してFPGAのLUT数を42％削減する事ができ, 高分解能なFFTを実装できる事を確認した.
以上のことから, FPGAボード上に実装をする目途を立てることができた.
|
| Current Status of Research Progress |
Current Status of Research Progress
2: Research has progressed on the whole more than it was originally planned.
Reason
申請時の研究計画の通りに推移しており、特に問題となる部分は見受けられなかったため.
|
| Strategy for Future Research Activity |
提案手法をROACH2 FPGAボードに実装し, テスト信号器を用いて評価する.動作可能であれば, 国立野辺山天文台にて観測に使用する. また, CASPERにライブラリを公開する. もし, ROACH2ボードに実装できなければ, 既存のハイエンドFPGAボード(VC707)にAD変換器を接続するボードを外注により開発し, 実装を行う.
次世代プラットフォームROACH3ボードの開発に協力し, デジタル信号器部分の開発を行う. SKA計画で建築する次世代電波望遠鏡に提案手法を組込み, 観測を行う.また, 研究成果を他の周波数解析装置（気象レーダ・CTスキャナ等）に転用・実用化する.
|
Research Products
(4 results)
