2015 Fiscal Year Annual Research Report
配線遅延の温度依存性を考慮し回路性能を最適化する高位ＬＳＩ設計技術
| Project/Area Number |
15J07118
|
|---|
| Research Institution | Waseda University |
|---|
Principal Investigator |
川村 一志 早稲田大学, 理工学術院, 特別研究員(DC2)
|
|---|
| Project Period (FY) |
2015-04-24 – 2017-03-31
|
| Keywords | 高位レベル設計 / 設計アルゴリズム / 配線遅延 / 発熱 / ホットスポット |
|---|
| Outline of Annual Research Achievements |
本研究の目的は，局所発熱の削減と配線遅延の影響考慮を統合的に取り扱う高位ＬＳＩ設計技術を構築することである．
平成２７年度は，第一に，大規模ＬＳＩに対するチップ内温度シミュレーションを通して熱伝導の性質を定式化した．ＬＳＩチップ内のある区画における「二次消費電力量」をその区画の消費電力量とその周囲の区画の消費電力量の重み付き和として定義することにより，大規模ＬＳＩにおいても局所発熱の削減を（二次）消費電力量均一化により実現した．第二に，既存の配線遅延を考慮した高位ＬＳＩ設計フローに二次消費電力量を導入することで新たな設計フローを構築した．本設計フローでは，ＬＳＩチップ内の各区画の二次消費電力量にもとづいた区画間消費電力量均一化問題を解き，局所発熱を解決する．計算機上でのチップ内温度シミュレーションを通して，大規模アプリケーションの動作を実現するＬＳＩに対してチップ内最大温度を最大１５％削減することに成功した．
上記に加え，高位ＬＳＩ設計技術を用いたＦＰＧＡ上への回路実装を試みた．ＦＰＧＡ上の配線遅延をモデリングし高位ＬＳＩ設計フローに導入することで設計後ＬＳＩの性能向上に貢献した．また，ＬＳＩ設計の過程に概算演算技術を導入することでＬＳＩ性能の向上を試み，わずかな計算精度の低下で飛躍的なＬＳＩ性能の向上に成功した．
以上の研究成果に対し，国内学会で１件，国際会議で１件の学会発表を行なった．さらに，結果をまとめた論文の学術論文誌への採録が決定し，１件が平成２７年度中に掲載され，２件（うちレター論文１件）が平成２８年７月に掲載される予定である．また，平成２７年度末に博士論文の執筆を行なった．
|
| Current Status of Research Progress |
Current Status of Research Progress
1: Research has progressed more than it was originally planned.
Reason
局所発熱の削減と配線遅延の影響考慮を統合的に取り扱う高位ＬＳＩ設計技術を構築することを目的に，既存の高位ＬＳＩ設計フロー中でⅠ：「熱伝導」を考慮すること，Ⅱ：「配線遅延の温度依存性」を考慮することを研究課題として挙げた．平成２７年度は課題Ⅰを解決する高位ＬＳＩ設計フローを構築・評価すること，平成２８年度は課題Ⅱを解決する高位ＬＳＩ設計フローを構築・評価することが目標である．
現在までに研究課題Ⅰを終え，ＬＳＩチップ内部の局所発熱及び配線遅延増大に対処する手法を構築するに至った．これにより発熱に起因する信頼性低下を抑え，配線遅延に起因するＬＳＩ性能の低下を防ぐことが可能となる．提案手法の有効性は，計算機上に実装した合成結果に対するチップ内温度シミュレーションにより示されている．加えて，ＦＰＧＡを対象としたＬＳＩ設計技術への取り組みからＦＰＧＡ上に実装した回路の性能向上に貢献し，概算演算技術を利用したＬＳＩ設計においては規定された計算精度を保証しつつ飛躍的に回路性能を向上させた．
これらの成果を国際会議ＥＤＳＳＣ２０１５及び電子情報通信学会で発表し，平成２７年度中に１件の学術論文誌の採録と２件の学術論文誌の受理を果たした．以上から，期待以上の研究の進展があったと判断する．
|
| Strategy for Future Research Activity |
今後は研究課題Ⅱ：「配線遅延の温度依存性を考慮した高位ＬＳＩ設計フローの構築・評価」を目標に研究を推し進める．ＬＳＩ内部の温度が高くなると配線抵抗が増大し，配線遅延が増大する．ＬＳＩチップ内部に温度勾配が存在すると同距離の配線でも遅延時間に差が生じるため，既存の高位ＬＳＩ設計で考えていた距離に応じた遅延時間の見積もりにおいて誤差が大きくなる．この誤差によるＬＳＩ性能の低下を防ぐため，配線遅延の温度依存性を調査するとともにＬＳＩ性能最適化のための高位ＬＳＩ設計フローの構築が必要となる．
平成２８年度の研究計画は，（Ⅱ－１）配線遅延の温度依存性調査と（Ⅱ－２）ＬＳＩ性能を最適化する高位ＬＳＩ設計技術のアルゴリズム構築から成る．（Ⅱ－１）ではアルゴリズム構築に向けた準備として，アナログ回路シミュレータを用いたシミュレーションを通して配線遅延の温度依存性を調査する．本シミュレーションはＬＳＩチップ内部の温度分布にもとづき実施し，予め想定した配線遅延との誤差を調査する．続いて（Ⅱ－２）では前ステップの調査結果をフィードバックし，ＬＳＩ性能を最適化する高位ＬＳＩ設計手法を提案する．ＬＳＩチップ内部の温度分布変化に注意しつつクロック周期及び演算を実行する演算ユニットを変更させ，ＬＳＩ性能を最適化する．これら一連の操作を明確にアルゴリズム化し，計算機上へ実装するとともに，従来手法と比較評価する．
本研究で得られた結果にもとづいて本研究分野の中心的国際会議で発表し，原著論文としてまとめることで，対外的な研究成果の公表を目指す．
|
Research Products
(5 results)
