2017 Fiscal Year Annual Research Report
A research on a heterogeneous multicore that enables flexible cooperation among CPUs, accelerators and data transfer units on a chip
| Project/Area Number |
15K00085
|
|---|
| Research Institution | Waseda University |
|---|
Principal Investigator |
木村 啓二 早稲田大学, 理工学術院, 教授 (50318771)
|
|---|
| Project Period (FY) |
2015-04-01 – 2018-03-31
|
| Keywords | ヘテロジニアスマルチコア / 自動並列化コンパイラ / アクセラレータ |
|---|
| Outline of Annual Research Achievements |
本研究は、アクセラレータを持つヘテロジニアスマルチコアに対して、アクセラレータの制御やデータ転送に要するオーバーヘッドを削除する技術の開発を目的とする。本目的達成のため、CPU、データ転送ユニット（DTU）、及びアクセラレータ間でフラグ送受信を行うアーキテクチャに対し、これらの要素を同時実行させることで上記オーバーヘッドを隠蔽可能とするタスク分割及びスケジューリング手法を開発し、自動並列化コンパイラに実装する。さらに開発したコンパイル手法を、上記アーキテクチャ要素を持つヘテロジニアスマルチコアのシミュレーションにより評価する。
平成27年度・28年度では、まず研究対象となるマルチコアに搭載するアクセラレータを、コンパイル技術の蓄積を考慮して、ベクトル型のアクセラレータ（VACC）とした。このマルチコアのソフトウェアシミュレータを開発すると共に、より現実的なアプリケーション評価のためにFPGAによるエミュレータの開発を開始した。ソフトウェア面に関しては、先に述べたCPU、DTU、アクセラレータの制御を可能とするOSCAR自動並列化コンパイラの開発を進め、またアクセラレータ用のコードを生成するコンパイラをLLVMをベースに開発を始めた。
最終年度である平成29年度では、CPU, DTU, VACC連携機能のプロトタイプ版をOSCAR自動並列化コンパイラに実装し、ソフトウェアシミュレータで構築したマルチコア上で評価を進めると共に、このヘテロジニアスマルチコアをFPGAエミュレータ上に構築し評価を行った。さらに、ベクトルアクセラレータと連携するローカルメモリ管理機能及びソフトウェアによるキャッシュ管理機能をOSCAR自動並列化コンパイラに実現した。以上の結果、2CPU+2VACC構成のヘテロジニアスマルチコアにより、1CPU構成に対して8.08倍の性能向上を得るなどの成果を得た。
|
