2005 Fiscal Year Annual Research Report
InP系HBTでのコレクタ層内バリステック電子走行による超高速動作に関する研究
| Project/Area Number |
16360170
|
|---|
| Research Institution | Tokyo Institute of Technology |
|---|
Principal Investigator |
宮本 恭幸 東京工業大学, 大学院・理工学研究科, 助教授 (40209953)
|
|---|
| Co-Investigator(Kenkyū-buntansha) |
町田 信也 東京工業大学, 大学院・理工学研究科, 助手 (70313335)
|
|---|
| Keywords | ヘテロ接合バイポーラトランジスタ / InP / 電子線リソグラフィー / バリステック電子走行 / コレクタ容量 / 極小エミッタ / コレクタ走行時間 / カーク効果 |
|---|
| Research Abstract |
平成17年度の研究においては、以下のことを明らかにした。
まずカーク効果観側などに必要な高い電流量を取るためのエミッタ構造についてである。このようなエミッタ構造の設計は、従来デバイスシミュレータにより行われていたが、電流量について電子の透過率を1にした簡単な解析モデルで、ヘテロ接合バイポーラトランジスタにおける最大電流を簡単に見積もられる様になった。2層エミッタ構造で得られる高い電流密度が、おもに非線形性による効果であることも理論的に明らかにした。
さらに昨年HBTと同じ作製方法で動作を確認した幅25nmのエミッタを持つホットエレクトロントランジスタにおいて、エミッタ側面からの酸化により、得られた電流密度が非常に低かったことから、アルミニウムを含む層の膜厚を縮小することで側面からの酸化を抑制し、25nm幅エミッタにおいても100kA/cm^2の電流密度が得られることを確認した。
また従来行ってきたタングステン細線の埋め込みによりコレクタ容量を縮小したHBTでは、コレクタ抵抗を小さくするために埋込金属線を厚くすると側面からの容量が大きくなり、特に最学会で主流となりつつある狭いベース幅では改善が望めないことを有限要素法の計算から明らかにし、新たにベース電極下にSiO2細線を埋め込んだ構造を提案し、その高速性を理論的に明らかにした。
さらに、そのような構造を形成するための電子線リソグラフィで作製した細線間隔100nm,200nm幅SiO2細線埋込成長条件を明らかにして、デバイス構造の形成を可能にした。現在配線回りの細かい修正を行っており、その修正後にデバイス動作が得られる予定である。
|
