2016 Fiscal Year Annual Research Report
IV族/III-V族ヘテロ接合の界面欠陥制御に基づく低電圧スイッチ素子の回路応用
| Project/Area Number |
16H06080
|
|---|
| Research Institution | Hokkaido University |
|---|
Principal Investigator |
冨岡 克広 北海道大学, 情報科学研究科, 准教授 (60519411)
|
|---|
| Project Period (FY) |
2016-04-01 – 2019-03-31
|
| Keywords | 電気・電子材料 / 半導体物性 / 結晶成長 / 省エネルギー / ナノ材料 |
|---|
| Outline of Annual Research Achievements |
本研究では、申請者が確立してきた半導体ナノワイヤの異種集積技術を用いて、格子欠陥・ミスフィット転位を完全に抑制したIV/III-V族へテロ接合を形成する。この接合界面について、界面欠陥制御技術を確立しつつ、転位のないコヒーレント成長機構などの結晶学的な基礎特性を明らかにするとともに、これらの新しい半導体へテロ接合界面技術を低電圧スイッチ素子・トンネルFETへ応用する。特に、半導体エレクトロニクスの低消費電力化を目指し、Si, Geプラットフォーム上で、新しい半導体接合界面を用いたトンネルダイオード、トンネルFET素子を作製する。さらに、これらの高性能化と集積化を達成すすることで、超低消費電力型LSIの実現など、新しい低電圧スイッチ素子からなる集積回路の開発へとつなげることを目的としている。具体的には、申請者が独自に確立したSi, Ge基板上のIII-V族化合物半導体ナノワイヤ異種集積技術を積極的に活かし、IV族/III-V族ヘテロ接合の界面欠陥制御を通して、高性能トンネルFETと回路への応用を目指す
平成28年度は、主に結晶成長技術の確立に主眼を置き、以下の研究事項を達成した。
(i) 熱酸化膜の導入によるSOI, Ge-OI層の薄膜化、(ii) Ge基板上のInAs, InGaAs, GaAsナノワイヤ選択成長技術・集積技術の確立、(iii)極薄SOI, Ge-OI基板上のIII-Vナノワイヤ選択成長の検討、(iv)横型InAs/Siヘテロ接合型トンネルトランジスタ構造、トンネルダイオード構造の試作・評価、(v) 気相拡散ドーピング技術の達成、(vi)二次元電子ガスを有したコアマルチシェルナノワイヤを用いたSi/InGaAsヘテロ接合型トンネルトランジスタの高性能化
|
| Current Status of Research Progress |
Current Status of Research Progress
1: Research has progressed more than it was originally planned.
Reason
以下に概要に記した進捗状況を記す。(i) 熱酸化膜法を導入し、SOI膜厚5 - 90 nmの異なる膜厚を有したSOI基板さらに、Ge-OIについては、Ge-OI膜厚10 - 90 nmの異なるGe-OI基板の作製技術を確立した。
(ii) Ge基板について、InAs, GaAsナノワイヤの選択成長技術や、In組成10 - 90%の範囲の異なるIn/Ga組成比を有したInGaAsナノワイヤをGe(111)基板上において、表面に対して垂直方向に配向させる技術を確立した。
(iii) 極薄選択成長領域によるIII-Vナノワイヤへテロ成長を実現した。二種類のナノワイヤ成長モードとヒロック成長モードがあることを明らかに、KOH選択エッチングによる成長方向の制御で、ヒロック成長を抑制できることを明らかにした。
(iv) SOI基板上にInAsナノワイヤを選択成長し、トンネルダイオード特性を評価し、Ion = 10 μA/μm, SS = 200 mV/dec.程度のトンネルFET動作を得られた。
(v) Ge基板について、MOVPE装置中で、AsH3ガスや有機金属TBPによる基板アニールによって、AsやP原子の気相拡散ドーピングしたp-Ge基板においてダイオード素子構造を作製、立ち上がり電圧0.3Vの良好な整流特性が得られることを示した。
(vi) Si基板上において、変調ドープ層を有したInGaAs/InP/InAlAs/InPコアマルチシェルナノワイヤを形成し、トンネルFET素子構造を作製した。作製したトンネルFET構造では、Ion = 3 μA/μm、on/off比10^5桁、SS = 42 mV/decの良好なトンネルFET特性が得られた。本提案で2年目以降に実施予定の二次元電子ガスチャネルの応用について、基本特性の実証を達成したたため、計画以上に進展している。
|
| Strategy for Future Research Activity |
平成29年度は、これらの知見を活かして、以下の研究を実施する予定である。
[1]結晶成長(i) IV/III-V界面の実用的なデバイス応用のためには、トンネル電流の向上や変調ドープ構造の導入など新たなアイデアで、引き続きSOI, Ge-OI基板上のIII-Vナノワイヤ選択成長の展開を促進する必要がある。具体的には、III-Vナノワイヤ選択成長の横方向成長モードを応用することで、変調ドープ構造を有したナノワイヤをSOI, Ge-OI基板上に選択性調子、これをソース材料とすることで、高濃度ドーピングや縮退効果が弱いトンネル接合界面を形成する。ソース端で高濃度ドーピングが不要になり、ソース・ゲート間界面のフェルミ準位の重なりが抑制され、トンネルリーク電流を抑制することができる。さらに、二次元電子ガスの高いシートキャリア密度を利用して、SOI, Ge-OI基板上において、トンネル電流の向上が期待できる。
(ii) Ge-OI層に対して、TESn有機金属によるGe-Sn固相拡散技術を確立し、GeSn混晶層をGe/III-V接合界面に形成することで、格子不整合をさらに減少する結晶成長技術を検討する。また、前年度から引き続きAs, P気相拡散機構を明らかにする。
[2]電子素子応用(i)IV/III-Vヘテロ接合型トンネルFETについて、同一構造で、ソース・ドレイン端子を入れ替えることで、n/pチャネル動作する素子構造を、SiおよびGeプラットフォーム上に集積し、SSが60 mV/decを下回る急峻なSS係数を有したトンネルFETを実現する。
(ii) SOI, Ge-OI膜の薄膜化とトンネルFET, トンネルダイオード特性の比較を行い、ヘテロ接合界面のミスフィット転位と素子性能の関係性を明らかにする。
|
