2017 Fiscal Year Annual Research Report
IV族/III-V族ヘテロ接合の界面欠陥制御に基づく低電圧スイッチ素子の回路応用
| Project/Area Number |
16H06080
|
|---|
| Research Institution | Hokkaido University |
|---|
Principal Investigator |
冨岡 克広 北海道大学, 大学院情報科学研究科, 准教授 (60519411)
|
|---|
| Project Period (FY) |
2016-04-01 – 2019-03-31
|
| Keywords | 電気・電子材料 / 半導体物性 / 結晶成長 / 省エネルギー / ナノワイヤ / ナノ材料 |
|---|
| Outline of Annual Research Achievements |
本研究では、申請者が確立してきた半導体ナノワイヤの異種集積技術を用いて、格子欠陥・ミスフィット転位を完全に抑制したIV/III-V族へテロ接合を形成する。この接合界面について、界面欠陥制御技術を確立しつつ、転位のないコヒーレント成長機構などの結晶学的な基礎特性を明らかにするとともに、これらの新しい半導体へテロ接合界面技術を低電圧スイッチ素子・トンネルFETへ応用する。特に、半導体エレクトロニクスの低消費電力化を目指し、Si, Geプラットフォーム上で、新しい半導体接合界面を用いたトンネルダイオード、トンネルFET素子を作製する。さらに、これらの高性能化と集積化を達成すすることで、超低消費電力型LSIの実現など、新しい低電圧スイッチ素子からなる集積回路の開発へとつなげることを目的としている。
平成29年度は、主にトンネルFETの高性能化やトンネルFET回路に重要な基本素子の動作実証に主眼を置き、以下の研究事項を達成した。
(i) 薄層SOI, Ge-OI層における二次元電子ガスを有したコアマルチシェルナノワイヤ選択成長の確立とトンネル電流の増大を実証、(ii) Ge基板における気相拡散ドーピング技術とドーパントプロファイルの検討、(iii) Ge基板上のInGaAsナノワイヤ組成制御技術の確立、(iv) InGaAs/Geエサキトンネルダイオードの作製、(v)横型InGaAs/Siヘテロ接合型トンネルトランジスタ構造、トンネルダイオード構造の試作・評価、(vi)二次元電子ガスを有したコアマルチシェルナノワイヤを用いたSi/InGaAsヘテロ接合型トンネルトランジスタによる超高効率回路特性の実証
|
| Current Status of Research Progress |
Current Status of Research Progress
1: Research has progressed more than it was originally planned.
Reason
(i) 薄膜SOI, Ge-OI基板に対して、コアシェル型変調ドープ層を形成することで、トンネル電流が2桁まで増加することを確認した。
(ii) Ge基板について、AsH3ガス、TESnソース雰囲気アニールによる気相拡散ドーピング技術を実施し、気相拡散技術ではTESnによるドーピングが高濃度ドーピングを達成できることを新たに発見した。
(iii) Ge上のInGaAsナノワイヤについてIn組成制御性を検討した。In原子とGa原子の表面拡散長の違いを仮定し、組成制御技術を成長温度と気相中のIn組成をパラメータとして確立した。
(iv)InGaAsナノワイヤ/Ge接合によるダイオード構造を作製し、Type IIバンド不連続性を示すことを明らかにした。さらに、0.11Vで負性微分抵抗特性を示し、エサキトンネル輸送を生じることが分かった。ピーク-電圧降下比～3、ピーク電流密度30 kA/cm^2とSi/SiGe系の共鳴トンネルダイオード素子(RTD)よりも大きなトンネル電流が得らることを示した。
(v) SOI基板上にInGaAsナノワイヤを選択成長し、ダイオード特性を評価した。トンネルFET素子構造では、ソース電極・ドレイン電極入れ替えによるn/pチャネル動作を実証した。
(vi) 変調ドープ層トンネルFET素子の高性能化を図った。SS = 30 mV/decの良好なトンネルFET特性が得られるとともに、ソース・ドレイン電極入替によるn/pチャネル動作を実証した。回路の電力効率指標となるgm/Id特性が、でMOSFETの理論限界(38.5/V)をはるかに凌駕する3000/Vを達成することを明らかにした。これは、トンネルFETを用いた低電流回路では、MOSFETでは実現しえない低消費電力性能と増幅回路を実現できることを示しており、本研究の目的について、期待以上の成果が得られたといえる。
|
| Strategy for Future Research Activity |
平成30年度は、これらの知見を活かして、以下のそれぞれの進捗状況を記す。
[1]結晶成長：(i) Ge-OI層に対して、TESn有機金属によるGe-Sn固相拡散技術を確立し、GeSn混晶層をGe/III-V接合界面に形成することで、格子不整合をさらに減少する結晶成長技術を検討する。(ii) Ge-OI基板上のInGaAsソース領域、InGaAs/InAlAs変調ドープ層領域の形成。(iii) ソース・ドレイン電極入れ替えによるCMOS動作を実現する選択成長レイアウトの最適化
[2]電子素子応用：(i)IV族/InAs or InGaAsヘテロ接合型トンネルFETについて、同一構造で、ソース・ドレイン端子を入れ替えることで、n/pチャネル動作する素子構造を、SOIおよびGe-OIプラットフォーム上に集積し、SSが60 mV/decを下回る急峻なSS係数を有するn/pチャネルトンネルFETの動作実証を行う(ii) トンネルFETの動作実証とヘテロ接合界面のミスフィット転位とトンネルFET素子性能の相関を明らかにする。(iii) 本研究の目的はほぼ達成しつつあるため、これらの研究に加えて、達成状況(vi)で得られた知見を発展させるため、トンネルFET素子を基本素子としたに生体模倣素子・ニューロモルフィック回路へと展開したい。
|
