2018 Fiscal Year Annual Research Report
Study on computer architcture for high performance and low power consumption
| Project/Area Number |
16K00070
|
|---|
| Research Institution | Nagoya University |
|---|
Principal Investigator |
安藤 秀樹 名古屋大学, 工学研究科, 教授 (40293667)
|
|---|
| Project Period (FY) |
2016-04-01 – 2019-03-31
|
| Keywords | スーパスカラ方式 / 発行キュー / 最終レベルキャッシュ / キャッシュパーティショニング |
|---|
| Outline of Annual Research Achievements |
現在のプロセッサでは、高い性能を達成するため、命令をプログラム順ではなく、実行できる命令から順不同で実行している。この役目を果たしているハードウェアが発行キュー（IQ: issue queue）である。できるだけ高い性能を発揮するには、IQにおいては、古い命令ほど高い優先度で選択することが良いことが知られている。しかし、IQ内の命令は一般に古さにおいてランダムに並んでおり、低遅延、低電力で選択することが難しい。本研究の1つのテーマは、この問題を解消する方式を提案することである。
本年度は、古い命令をIQ内の発行優先度の高い領域に移動するという提案方式の有効性を確認し、成果を国際学会（International Conference on Computer Design)で発表した。また、分岐予測ミス時のペナルティ削減のため、予測ミスを起こすと推定される分岐が依存している命令を事前に優先度の高いIQの領域に書き込むという提案方式の有効性を確認し、国際学会（International Symposium on Microarchitecture）で発表した。
もう1つの大きな研究テーマは、最終レベル・キャッシュ（LLC: last-level cache）の複数のアプリケーションでの有効利用方法の検討である。この研究では、アプリケーション実行の性能をほとんど低下させない最小のLLCサイズを見つけ、複数のアプリケーション実行環境において、総合性能を最大化することを目的としている。このために、キャッシュを小さくしたときのアプリケーションの性能がどれほど低下するかを実行時に推定する方式を検討している。
本年度は、LLCサイズを変更したときの実行時の性能推定の方式を確定し、評価を終えた。2019年6月に成果を情報処理学会システム・アーキテクチャ研究会で発表する予定である。
|
