• Search Research Projects
  • Search Researchers
  • How to Use
  1. Back to project page

2017 Fiscal Year Research-status Report

深層学習を用いた配置配線手法の研究

Research Project

Project/Area Number 16K00081
Research InstitutionHiroshima City University

Principal Investigator

弘中 哲夫  広島市立大学, 情報科学研究科, 教授 (10253486)

Project Period (FY) 2016-04-01 – 2021-03-31
Keywords配置配線 / 学習データの自動生成
Outline of Annual Research Achievements

配置配線問題定式化の研究では,前年度のSOMを用いた研究結果を踏まえつつ,深層学習向きの配置問題の定式化の研究を行った.深層学習に使用するニューラルネットワークとしてCNNを想定し,配置と配線を画像として定式化する方法を考案した.ただし,通常の画像と異なるのはRGBに相当する原色数(チャネル数)を回路のネット数としている点である. さらにこの方法の欠点である,チャネル数増加を制限したネット情報をエンコーディングした定式化を提案した.また,これらの定式化では前年度にSOMを用いた時に問題であった配置によるクリティカルパス長,配線長の取り扱いについてはCNNの学習により解決することとした.
配置配線問題を深層学習するための学習データの自動生成法の研究では,多様な配置情報について配線長を含むコストで配線を評価した学習データを生成し,学習に使用するようにした.具体的には,初期学習データとして従来手法であるSA法による配置探索の各ステップで現れる改善前の配置と改善後の配置を学習データとして採取するプログラムを構築した.また,初期学習後に学習に用いるデータとしてSA法を用いた配置探索終了後に得られた配置を実際に配線し,配線の可否で評価したものを採取した.また,この時配置配線する大量の回路が必要なことから乱数を用いて疑似的な回路を自動生成するプログラムを作成して生成した.さらに生成した学習データを用いて様々なニューラルネットワークの評価する枠組みを構築した.今後はこれを用いてCNNをベースとした多様なニューラルネットワークアーキテクチャの評価を行う予定である.
高速に配置配線を実現する専用計算エンジンの開発は,これまで作成した設計記述がFPGAの開発環境のバグなどで許容しない記法や制限を多数含んでいたので,これを全面的に書き換えて改めてハードウェア実装の準備を行った.

Current Status of Research Progress
Current Status of Research Progress

3: Progress in research has been slightly delayed.

Reason

昨年はFPGAボードの納入遅れから,古い小規模FPGAボードを用いてニューラルネット部分だけの専用計算エンジンの実装を行った.今年は,昨年度末に納入された新しいFPGAボードを用いて,改めて従来型の配置配線CAD全体のFPGA実装を試みた.しかし,使用したFPGA CADが許容する設計記述の制限により,正常に実装できない記法が多くあり,これまで記述してきた配置配線CADの全面的な書き換えが必要となった.そこで,当初予定していた専用計算エンジンを用いた学習データ採取をあきらめ,別途作成した従来型の配置配線CADのアルゴリズムに基づく,学習データ採取システムをpythonより作成した.なお,作成にpythonを用いたのはchainer等のニューラルネット作成環境が充実しており,試験的に多様なニューラルネットアーキテクチャを構築し評価するのに便利だからである.さまざまトラブルにより,専用計算エンジンの研究評価に遅れがあるもののニューラルネットの評価が始まっており,その他の部分においては計画通りだといえる.

Strategy for Future Research Activity

pythonベースではあるが学習データ採取システムが構築できたので,今後は採取した学習データを用いて様々なニューラルネットワークアーキテクチャの評価を行うとともに,配置問題の新しい定式化の方法を探求していく.ただし,学習データ採取システムがpythonベースであるので,当初期待していた速度で学習データを採取できない.そこで,実験する回路数を制限して学習データを採取するなどして最適なニューラルネットワークアーキテクチャの探求,問題定式化を探求していく.また,専用計算エンジンについては,評価や学習データ採取に使用できるように引き続きFPGAボードへの実装を進めてゆく予定である.

Causes of Carryover

当初使用予定の旅費と実旅費との差分で残額が発生した.残額は次年度に消耗品購入費として活用する予定である.

  • Research Products

    (3 results)

All 2017

All Presentation (3 results) (of which Int'l Joint Research: 1 results)

  • [Presentation] Reconfigurable Device MPLD and The CAD tool2017

    • Author(s)
      Yuji Yamashita, Atsushi Kubota, Kazuya Tanigawa and Tetsuo Hironaka
    • Organizer
      The International Conference for High Performance Computing, Networking, Storage and Analysis
    • Int'l Joint Research
  • [Presentation] 再構成可能デバイスMPLD/SePLDにおける設計アルゴリズムについて2017

    • Author(s)
      谷川 一哉 , 弘中 哲夫
    • Organizer
      DAシンポジウム2017
  • [Presentation] 細粒度再構成可能デバイスMPLDの論理セル配置問題を対象としたSA法における迷路法を用いたコスト算出方法2017

    • Author(s)
      荒瀬郁実,窪田昌史,谷川一哉,弘中哲夫
    • Organizer
      電子情報通信学会李コンフィギャラブルシステム研究会

URL: 

Published: 2018-12-17  

Information User Guide FAQ News Terms of Use Attribution of KAKENHI

Powered by NII kakenhi