2017 Fiscal Year Research-status Report
ガラス上の自己整合４端子ｐｏｌｙ-Ⅳ族ＴＦＴによる高性能ハイブリッドＣＭＯＳ
| Project/Area Number |
16K06311
|
|---|
| Research Institution | Tohoku Gakuin University |
|---|
Principal Investigator |
原 明人 東北学院大学, 工学部, 教授 (20417398)
|
|---|
| Project Period (FY) |
2016-04-01 – 2019-03-31
|
| Keywords | 薄膜トランジスタ / CMOS / 多結晶シリコン / 多結晶ゲルマニウム / 多結晶ゲルマニウムスズ |
|---|
| Outline of Annual Research Achievements |
微細化に依存せずに高性能かつ高機能な多結晶シリコン(poly-Si)薄膜トランジスタ(TFT)をガラス上に実現する手法として、自己整合四端子(4T)平面型メタルダブルゲート低温poly-Si（LTPS）TFTに注目している。昨年度は4T LTPS TFTから構成されるCMOSインバータを形成し、 Vdd=1.0 Vでのインバータ動作を確認した。本年度は、更なる性能向上を目指すため、high-kゲート絶縁膜の導入に向けプロセス開発を進めた。High-k 4T LTPS TFTの完全動作には至っていないが、130 ｍV/decという小さいs.s.値を示す実験結果が得られた。この技術は、低消費電力・低価格のガラス上IoTデバイスの実現に道を開くものである。
一方、Siを超えるTFTとしてゲルマニウム（Ge)に注目している。銅(Cu)を利用した金属誘起結晶化（MIC）による自己整合4T多結晶ゲルマニウム(poly-Ge)TFTおよび自己整合4T多結晶ゲルマニウムスズ(poly-Ge1-xSnx) TFTの動作に成功し、poly-Ge TFTおよびpoly-Ge1-xSnx TFTの問題点および今後研究をすべき重点項目が明らかになってきた。
さらに、塗布プラスチック（ポリイミド）上にトップゲート(TG) Cu-MIC poly-Ge TFTを実現し、on/off比 9、移動度 6.0 cm2/Vsを実現した。On/off比は低いものの、得られた高い移動度はpoly-Ge TFTのフレキシブルエレクトロニクスへの潜在能力を示している。On/off比の改善は、ダブルゲート化により改善できる見込みである。
|
| Current Status of Research Progress |
Current Status of Research Progress
2: Research has progressed on the whole more than it was originally planned.
Reason
ガラス基板上で低温プロセスによる４T poly-Si TFTによる1.0 V動作のCMOSインバータの開発に成功し、さらにダブルゲートおよび4T poly-Ge TFTの動作にも成功した。加えて、塗布プラスチック基板上にpoly-Ge TFTの開発に成功した。
|
| Strategy for Future Research Activity |
ガラス基板上の低温プロセスによる４T poly-Si TFT CMOSについてはhigh-kの導入により高性能化を狙う。Poly-Ge TFTはレーザ結晶化を導入し高性能化を試みる。塗布プラスチック基板上にpoly-Ge TFTに関してはダブルゲート化により高性能化を目指す。
|
| Causes of Carryover |
研究代表者の予算状況の把握が不十分であったことによるが、その差額は15271円と少額に収まっている。差額は、2018年度のデバイス形成で必要になる消耗品の購入費用ととして活用する。
|
