2017 Fiscal Year Annual Research Report
A Framework for FPGA-based Accelerators with Maximum Memory Performance
| Project/Area Number |
16K16026
|
|---|
| Research Institution | Hokkaido University |
|---|
Principal Investigator |
高前田 伸也 北海道大学, 情報科学研究科, 准教授 (60738897)
|
|---|
| Project Period (FY) |
2016-04-01 – 2018-03-31
|
| Keywords | 高位合成 / FPGA / Python / コンパイラ / 深層学習 / ディープニューラルネットワーク |
|---|
| Outline of Annual Research Achievements |
本課題では，FPGAがもつオンチップメモリや再構成可能ロジックなどのリソースを最大限活用し最大性能を達成する，マルチパラダイム型高位設計フレームワークの実現に向けて研究を進めた．平成29年度はまず，プログラミング言語Python上のドメイン固有言語として実装したハードウェア設計ライブラリVeriloggenをさらに発展させ，より高性能かつ小面積な回路が開発できるように拡張を行った．まず，前年度に開発したデータフロー形式の計算パイプライン記述モデルの処理系について，演算器の明示的な共有機能の実装とパイプライン動作の制御方式の最適化を行い，回路面積効率の改善を図った．また，DMA転送の制御回路の合成部の最適化を行い，複数の異なるデータ転送パターンを利用する場合においても，回路規模の増大を抑えることが可能になった．上記の改良を施したVeriloggenをベースに，ディープニューラルネットワークを主な対象とした，データフロー型ハードウェア・コンパイラの開発に取り組んだ．具体的には，ユーザーが行列積や畳み込みなどの演算子を組み合わせてアプリケーションの処理内容を高い抽象度で記述するだけで，自動的にメモリシステムおよび並列演算器を合成し，IP-XACT形式のIPコアとして出力するコンパイラを開発した．コンパイラのバックエンドはVeriloggenのデータフロー形式の処理系を主体として実装することで，今後新たに登場するであろう演算子に対して，容易に拡張可能な処理系となった．
|
Research Products
(10 results)
