2019 Fiscal Year Annual Research Report
生産性と性能を両立する共有メモリ型大規模並列計算基盤
| Project/Area Number |
17H01711
|
|---|
| Research Institution | Nagoya Institute of Technology |
|---|
Principal Investigator |
津邑 公暁 名古屋工業大学, 工学(系)研究科(研究院), 教授 (00335233)
|
|---|
| Co-Investigator(Kenkyū-buntansha) |
五島 正裕 国立情報学研究所, アーキテクチャ科学研究系, 教授 (90283639)
塩谷 亮太 東京大学, 大学院情報理工学系研究科, 准教授 (10619191)
|
|---|
| Project Period (FY) |
2017-04-01 – 2021-03-31
|
| Keywords | 並列処理 / マルチスレッディング / 並行性制御 / トランザクショナルメモリ |
|---|
| Outline of Annual Research Achievements |
HTM でトランザクションを実行できなかった場合にSTM にフォールバックして当該トランザクションを再実行する，ハイブリッドトランザクショナルメモリ（HyTM）において，STMにフォールバックした後にはHTM機構が使用されないことに着目し，STMをHTM機構により高速化する手法を検討・実装した。STAMP ベンチマークを用いて評価を行ったところ，既存のSTM と比較して最大15.0%，平均3.4%の実行時間削減を確認した．
また，HTM に適したプログラミング技法の体系化を目指し，まずHTM を使用して性能が向上するプログラムと向上しにくいプログラムについて調査した．その結果，グラフ処理に分類される一部のアプリケーションでは，HTM の利用により速度が向上しづらく，場合によっては低下することを確認した．そこで，グラフ処理をどのように記述すればTM によって性能を引き出せるのかについて検討し，グラフ処理プログラムの適切な改変方法について検討した．
また，ノード間にまたがるSTMの実装に着手し，プロトタイプ実装が完了した。
|
| Current Status of Research Progress |
Current Status of Research Progress
3: Progress in research has been slightly delayed.
Reason
当初の予定通り，トランザクショナルメモリのためのプログラミング技法の体系化や，ノード間のトランザクショナルメモリの性能に関わるSTMの高速化について，一定の成果をあげることができた。
一方で，FPGA実装およびLSI設計については，少し遅れが生じている。
|
| Strategy for Future Research Activity |
ノード間にまたがるTMのプロトタイプ実装について，キャッシュの実装などの性能面での改善をすすめる。そのうえで，FPGA設計および実装,LSI設計を進めていく予定である。
|
