• Search Research Projects
  • Search Researchers
  • How to Use
  1. Back to project page

2017 Fiscal Year Annual Research Report

IoT社会の実現を目指した次世代コンピューティング基盤の研究

Research Project

Project/Area Number 17H01712
Research InstitutionNagoya University

Principal Investigator

石原 亨  名古屋大学, 情報学研究科, 教授 (30323471)

Co-Investigator(Kenkyū-buntansha) 小野寺 秀俊  京都大学, 情報学研究科, 教授 (80160927)
Project Period (FY) 2017-04-01 – 2020-03-31
Keywordsマイクロプロセッサ / 低消費電力・高エネルギー密度 / エネルギー効率化
Outline of Annual Research Achievements

過去に構築したプロセッサの最小エネルギー動作点追跡技術の理論を実証する最小エネルギー動作点追跡システムを構築した。過去に実施した研究において最小エネルギー動作点はプロセッサの動作温度、回路の活性化率、トランジスタの経年劣化度合、および、要求動作速度に依存することを明らかにしている。また、プロセッサの最小エネルギー動作点は、プロセッサの電源電圧、基板バイアス、活性化率、リーク電流、および温度から簡単な計算式を用いて正確に導出できることを明らかにしている。構築したシステムは、具体的にはプロセッサと同じチップに搭載したリーク電流センサ、4種類のパフォーマンスカウンタ、温度センサおよびクリティカルパス遅延モニタを用いて実時間で最小エネルギー動作点を導出する。上記4種類のパフォーマンスカウンタは、具体的には単位時間あたりの命令実行数、キャッシュアクセス数、命令メモリアクセス数、データメモリアクセス数を計測する。これらのパフォーマンスカウンタの値からプロセッサ全体の平均活性化率を実時間で導出するための線形回帰モデルを開発した。このモデルを使ってプロセッサ全体の平均活性化率を実時間で正確に予測できることを実証した。関連の成果は国内研究会1件と国際会議1件および論文誌2件で発表した。また、オープンソースのRISCプロセッサの設計記述を本課題の目的に合うように変更し新たなプロセッサチップとして試作した。このプロセッサチップにはより多くのパフォーマンスカウンタを搭載し、プロセッサの活性化率を正確に予測できるようにした。具体的には、LOAD命令とSTORE命令の実行回数、分岐した分岐命令と分岐しなかった分岐命令の実行回数など、17種類のカウンタを搭載した。バックアップ用乾電池と環境発電デバイスのミックス電源システムに関しては、利用可能と考えられる様々な環境発電デバイスを調査した。

Current Status of Research Progress
Current Status of Research Progress

2: Research has progressed on the whole more than it was originally planned.

Reason

過去に構築したプロセッサの最小エネルギー動作点追跡技術の理論を実証する最小エネルギー動作点追従プロセッサチップを試作し、最小エネルギー点での動作を実証した。最小エネルギー動作点におけるプロセッサの安定動作を実現するために、完全ディジタル型のオンチップメモリの設計手法を確立し、プロセッサチップに集積した。本課題の研究成果に基づき、3件の査読付き雑誌論文と7件の査読付き国際会議論文、および5件の国内研究会論文で発表を行った。また、本課題の研究成果により、下記の5件の賞を受賞した。
1)2017年8月 2016年度システムとLSIの設計技術研究会 優秀発表学生賞 (塩見 準) "広範囲な動作性能領域においてエネルギー最小点追跡を可能にするオンチップメモリ"、2)2017年8月 2016年度システムとLSIの設計技術研究会 最優秀発表学生賞 (塩見 準) "ロジック部およびメモリ部の独立電圧制御によるプロセッサの消費エネルギー最小化"、3)2017年8月 IEEE CEDA All Japan Joint Chapter Academic Research Award (塩見 準) "Individual Voltage Tuning for Logic and Memory Circuits in Energy-Efficient Processors" 4)2017年7月 情報処理学会 コンピュータサイエンス領域奨励賞 (塩見 準)"ロジック部およびメモリ部の独立電圧制御によるプロセッサの消費エネルギー最小化" 5)2017年5月 LSIとシステムのワークショップ最優秀ポスター賞(学生部門) (塩見 準) "IoT向け超省エネルギープロセッサのための完全ディジタル型メモリ"

上述の通り、本課題の成果により多数の論文発表と受賞を受けており、研究は順調に進展している。

Strategy for Future Research Activity

平成30年度は、商用の65nm CMOSプロセステクノロジを使用し、動的電圧制御(電源電圧とバックゲートバイアス)を可能とするプロセッサを試作する。プロセッサ設計にはオープンソースコアであるRISC-Vを使用する。29年度に試作した各種要素回路の評価結果をフィードバックし、各種センサを備えたプロセッサとして実現する。1.2Vから0.3Vまでのニアスレッショルド電圧(しきい値電圧近傍の電源電圧)およびサブスレッショルド電圧(しきい値電圧以下の電源電圧)での動作を実チップにより実証する。また、プロセッサの動作状況および発電システムの発電状況に応じて、1)最小エネルギー動作、2)最小電力動作、3)最低電圧動作、をソフトウェアから最適に制御するプロセッサの動的電圧制御メカニズムを構築する。事前に作成した線形近似モデルと温度センサおよび電流センサの値からプロセッサの最適な動作点(電源電圧としきい値電圧の組)を実行時に計算する機構を構築する。
過去に試作した環境発電技術を発展させ、太陽光だけでなく風力や体温あるいは振動などから効率良く電力を創りだす環境発電システムのアーキテクチャ開発の検討を開始する。具体的には、内蔵キャパシタを用いて、環境から取り入れた電力をバッテリや各種機器へ適切にスケジューリングする技術を検討する。さらに、過去に試作した環境発電システムを再設計し、ソフトウェアからの制御を容易にするメカニズムを構築する。これにより、乾電池と環境発電池のミックス電源でプロセッサを10年継続動作させるシステムの構築を狙う。さらには、発電装置、蓄電池、プロセッサシステムおよびアプリケーションプログラムの動作を総合的に考慮し、システム全体をOSから統合的に管理する電力管理技術を検討する。

  • Research Products

    (15 results)

All 2018 2017

All Journal Article (4 results) (of which Peer Reviewed: 4 results) Presentation (11 results) (of which Int'l Joint Research: 6 results,  Invited: 1 results)

  • [Journal Article] A temperature monitor circuit with small voltage sensitivity using a topology-reconfigurable ring oscillator2018

    • Author(s)
      Kishimoto Tadashi、Ishihara Tohru、Onodera Hidetoshi
    • Journal Title

      Japanese Journal of Applied Physics

      Volume: 57 Pages: 04FF09~04FF09

    • DOI

      10.7567/jjap.57.04ff09

    • Peer Reviewed
  • [Journal Article] A Necessary and Sufficient Condition of Supply and Threshold Voltages in CMOS Circuits for Minimum Energy Point Operation2017

    • Author(s)
      SHIOMI Jun、ISHIHARA Tohru、ONODERA Hidetoshi
    • Journal Title

      IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences

      Volume: E100.A Pages: 2764~2775

    • DOI

      10.1587/transfun.E100.A.2764

    • Peer Reviewed
  • [Journal Article] A Minimum Energy Point Tracking Algorithm Based on Dynamic Voltage Scaling and Adaptive Body Biasing2017

    • Author(s)
      HOKIMOTO Shu、ISHIHARA Tohru、ONODERA Hidetoshi
    • Journal Title

      IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences

      Volume: E100.A Pages: 2776~2784

    • DOI

      https://doi.org/10.1587/transfun.E100.A.2776

    • Peer Reviewed
  • [Journal Article] Area-efficient fully digital memory using minimum height standard cells for near-threshold voltage computing2017

    • Author(s)
      Shiomi Jun、Ishihara Tohru、Onodera Hidetoshi
    • Journal Title

      Integration, the VLSI Journal

      Volume: - Pages: -

    • DOI

      10.1016/j.vlsi.2017.07.001

    • Peer Reviewed
  • [Presentation] On-chip reconfigurable monitor circuit for process variation and temperature estimation2018

    • Author(s)
      Kishimoto Tadashi、Ishihara Tohru、Onodera Hidetoshi
    • Organizer
      International Conference on Microelectronic Test Structures
    • Int'l Joint Research
  • [Presentation] All-digital on-chip heterogeneous sensors for tracking the minimum energy point of processors2018

    • Author(s)
      Hokimoto Shu、Shiomi Jun、Ishihara Tohru、Onodera Hidetoshi
    • Organizer
      International Conference on Microelectronic Test Structures
    • Int'l Joint Research
  • [Presentation] A Hybrid Caching System Using SRAM and Standard-Cell Memory for Energy-Efficient Near-Threshold Circuits2018

    • Author(s)
      Hongjie Xu, Jun Shiomi, Tohru Ishihara, Hidetoshi Onodera
    • Organizer
      The 21st Workshop on Synthesis And System Integration of Mixed Information technologies
    • Int'l Joint Research
  • [Presentation] Individual Voltage Scaling in Logic and Memory Circuits towards Runtime Energy Optimization in Processors2018

    • Author(s)
      Jun Shiomi, Tohru Ishihara, Hidetoshi Onodera
    • Organizer
      International Workshop on Timing Issues in the Specification and Synthesis of Digital Systems
    • Int'l Joint Research
  • [Presentation] 選択的活性化によるスタンダードセルメモリの低消費エネルギー化2018

    • Author(s)
      塩見準,石原亨,小野寺秀俊
    • Organizer
      情報処理学会システムとLSIの設計技術研究会
  • [Presentation] On-chip temperature and process variation sensing using a reconfigurable Ring Oscillator2017

    • Author(s)
      Kishimoto Tadashi、Ishihara Tohru、Onodera Hidetoshi
    • Organizer
      International Symposium on VLSI Design, Automation and Test
    • Int'l Joint Research
  • [Presentation] Minimum Energy Point Tracking for Self-Powered IoT Processors2017

    • Author(s)
      Tohru Ishihara
    • Organizer
      17th International Forum on MPSoC for software-defined hardware
    • Int'l Joint Research / Invited
  • [Presentation] トポロジー可変リングオシレータを用いた電圧感度の小さい動作温度モニタ2017

    • Author(s)
      岸本 真,石原亨,小野寺秀俊
    • Organizer
      情報処理学会DAシンポジウム
  • [Presentation] 最小エネルギー動作点追跡アルゴリズムの実チップ評価2017

    • Author(s)
      保木本 修, 塩見準,石原亨,小野寺秀俊
    • Organizer
      情報処理学会DAシンポジウム
  • [Presentation] アクセス頻度に応じた電圧調節によるオンチップメモリの消費エネルギー最小化2017

    • Author(s)
      塩見準,石原亨,小野寺秀俊
    • Organizer
      情報処理学会DAシンポジウム
  • [Presentation] リークエネルギーを最小化するP/N基板電圧の設定手法2017

    • Author(s)
      岡村陽介,石原亨,小野寺秀俊
    • Organizer
      情報処理学会DAシンポジウム

URL: 

Published: 2019-12-27  

Information User Guide FAQ News Terms of Use Attribution of KAKENHI

Powered by NII kakenhi