2017 Fiscal Year Annual Research Report
ＩＣチップの入出力信号線の弛張発振回路を用いた破断予兆検出法に関する研究
| Project/Area Number |
17H01715
|
|---|
| Research Institution | The University of Tokushima |
|---|
Principal Investigator |
橋爪 正樹 徳島大学, 大学院社会産業理工学研究部(理工学域), 教授 (40164777)
|
|---|
| Co-Investigator(Kenkyū-buntansha) |
四柳 浩之 徳島大学, 大学院社会産業理工学研究部(理工学域), 准教授 (90304550)
多田 哲生 徳島文理大学, 理工学部, 教授 (40368832)
横山 洋之 秋田大学, 学内共同利用施設等, 准教授 (80250900)
|
|---|
| Project Period (FY) |
2017-04-01 – 2021-03-31
|
| Keywords | 破断検出 / インターコネクトテスト / 予兆検出 / 抵抗断線 |
|---|
| Outline of Annual Research Achievements |
本研究では３次元積層ＩＣ内のＩＣチップ間やＩＣとプリント配線板間の入出力信号線に発生する破断の予兆を弛張発振回路を用いて発見する検査法の開発を目標とするものである。その研究では、1.それらの入出力信号線の抵抗断線を検出可能とする予兆検出回路、および、2.その予兆検出回路を用い市場への製品出荷後でも入出力信号線に発生した欠陥を破断まで成長する前に発見可能とするオンライン検査回路と，その回路と予兆検出回路を用いた検査法を開発し，3.その検査能力を実験により明らかにすることを目的としている。
平成２９年度は、破断予兆の検出を可能とする検査回路を開発した。その回路はICの入出力信号線の破断状況を検出する「破断予兆検出回路」、検査対象信号線の選択や検査全体を制御する「検査制御回路」、検査結果をIC外部に出力する「転送回路」から構成するものである。またその検査回路はIC内に組み込み可能なものを設計し，それを用いて破断予兆を検出する検査法を開発し、その検査可能性を回路シミュレーションで調査した。
本研究で検出対象とする破断はＩＣ製造時だけでなく，ＩＣを市場へ出荷後に経年変化で発生する破断も含むため，市場への製品出荷後でも検査できるようにする必要がある。近年のＩＣではバウンダリスキャンテスト回路を内蔵しているので，その回路を流用し，製品出荷後でも破断予兆を検出できる検査回路の設計を行い，機能シミュレーションによるその検査可能性調査を開始した。
|
| Current Status of Research Progress |
Current Status of Research Progress
2: Research has progressed on the whole more than it was originally planned.
Reason
平成２９年度の研究計画ではＩＣチップ間の入出力信号線の抵抗断線を検出可能とする予兆検出回路、および、その予兆検出回路を用い市場への製品出荷後でも入出力信号線に発生した欠陥が破断に成長する前に発見可能とするオンライン検査回路を開発する予定であった。
平成２９年度はＩＣ内に組み込み可能な予兆検出回路の回路設計およびそのレイアウト設計を行い，回路シミュレーションにより検査可能性を明らかにした。その予兆検出回路は検査対象入出力信号線を含んだ弛張発振回路を検査時に構成しその発振周波数の異常で検出するものである。その発振周波数は温度により変化することが予想されるため，平成２９年度は急遽，回路動作時の温度による発振周波数の変化を調査した。それにより検査時の温度計測が不可欠であるものの，温度計測結果から発振周波数を推定し検査可能であることを明らかにした。また設計した予兆検出回路を内蔵したＩＣのレイアウト設計を行い，ＩＣの試作を発注し入手した。さらに製品出荷後でもその予兆検出回路を用いて破断予兆を可能とするため，開発した破断予兆回路による破断予兆検査を可能とするバウンダリスキャンテスト回路を設計した。
平成２９年度は上記のように当初の研究計画通りの研究を実施できたし，それ以外に回路動作時の温度の破断予兆検出能力に及ぼす影響調査も行っており，本研究は順調に進んでいる。
|
| Strategy for Future Research Activity |
平成２９年度の研究は当初の予定通り進んでいるので，平成３０年度は当初の予定通り，下記の研究を行う。
（１）平成２９年度に試作発注し入手した予兆検出回路を内蔵したＩＣをプリント配線板上に実装しＩＣとプリント配線板間の配線に挿入した破断の検出能力を実験により調査する。
（２）平成２９年度に開発した予兆検出回路を用い，製品の市場への出荷後でも破断予兆を可能とするバウンダリスキャンテスト回路のレイアウト設計を行い，回路シミュレーションによりその検査が可能かを調査する。またその検査回路を内蔵したＩＣを試作発注するとともに，市場への製品出荷後に破断予兆を検出する検査法とその検査可能性を回路シミュレーションにより調査する。
|
