2019 Fiscal Year Annual Research Report
Development of next generation continuous readout DAQ for the ALICE GEM-TPC
| Project/Area Number |
17H02903
|
|---|
| Research Institution | Nagasaki Institute of Applied Science |
|---|
Principal Investigator |
大山 健 長崎総合科学大学, 工学研究科, 教授 (10749047)
|
|---|
| Co-Investigator(Kenkyū-buntansha) |
郡司 卓 東京大学, 大学院理学系研究科(理学部), 准教授 (10451832)
|
|---|
| Project Period (FY) |
2017-04-01 – 2020-03-31
|
| Keywords | 原子核実験 / 重イオン衝突実験 / データ収集系 / FPGA / HPC |
|---|
| Outline of Annual Research Achievements |
ALICE実験では、2021年開始のLHC第三期高輝度ランに向けて検出器とデータ収集系の大幅高度化を推めている。本研究では、ALICEの新型主要粒子飛跡測定装置(TPC)が吐き出す超大容量データを連続処理・圧縮する要素技術の開発に取り組んでいる。
昨年度に引き続き、国内外機関の研究者から成るチームにより、TPCの信号処理モジュールの開発を継続した。1600チャンネルのADCを同時処理するコモン・モード除去モジュールとして、昨年の実装ではADC各々についてシグナルの有無を判別し、シグナルを持たないADCのみの平均値を計算することでコモン・モードの強度を求めていた。しかしこの方式では粒子密度に比例してコモン・モード値が大きくバイアスを受けることが判明した。そこで、この平均値式を破棄し、ADCのヒストグラムを随時作成しながらその中央値からコモン・モード強度を求めるアルゴリズムを新たに開発した。さらに、開発した全てのモジュールを一つのファームウェアに集約する作業を行い、電子クラスタ発見アルゴリズムを除くほぼ全てのモジュールがArria10 FPGAに搭載可能であることを確認した。この基本ファームウェアにて、実際の検出器フロントエンド回路からデータを受信することに成功した。しかし一方、電子クラスタ発見アルゴリズムに関しては、アルゴリズムの最適化を行ったが、Arria10では論理回路要素数が不足という事が判明した。解決法として、後段のFPGAないしGPUにて同処理を行う方向で計画を修正することとした。
2019年6月には、これらの成果に関して国際シンポジウム(HEART2019)にて講演を行った。
さらに、FPGAおよびフロントエンドを制御するためのDCS(Detector Control System)の開発も進め、基本的な制御が可能なレベルに達し、CERNにて実機を用いたテストを進めた。
|
| Research Progress Status |
令和元年度が最終年度であるため、記入しない。
|
| Strategy for Future Research Activity |
令和元年度が最終年度であるため、記入しない。
|
