2018 Fiscal Year Annual Research Report
Development and operation of the FastTraKer for beyond Standard Model physics at LHC
Project/Area Number |
17H07189
|
Research Institution | Waseda University |
Principal Investigator |
森永 真央 早稲田大学, 理工学術院, 次席研究員(研究院講師) (10803231)
|
Project Period (FY) |
2017-08-25 – 2019-03-31
|
Keywords | 素粒子物理学実験 / 高エネルギー実験 |
Outline of Annual Research Achievements |
本研究課題の目的は, LHCの高輝度化に伴うATLAS実験トリガーシステムの改良を軸とした, 新しい物理現象の発見である。 LHCの高輝度化に伴い, 本来興味のない反応であるパイルアップ事象の頻度が増加する。パイルアップ事象は興味のある信号事象の検出を阻害し, 事象のトリガーを困難にする。この様なパイルアップ事象は反応衝突点を再構成することで影響を抑えることが可能で, 衝突点再構成は飛跡を用いて行うが, トリガー時での飛跡の利用はトリガーレートとプロセス時間の観点から制限されている。このことから高速に飛跡を再構成するシステム(FTK)が提案され, 開発と運用を行ってきた。 FTKは従来のソフトウェアベースとは異なり, FPGAを中心としたハードウェアで構成されるシステムで飛跡を再構成する。飛跡の再構成は主に, 飛跡の候補となるシード探索とパラメータ計算の2つのステップに分けられる。FTKでは, 高速化の鍵として, それぞれ, Associative Memory(AM)チップを用いてパターンマッチングを行いシード探索を行う点、また予めクラスター位置から線形計算によりパラメータを求められる定数値を用意している。 本研究課題では, FTKにおいてパターンマッチングと線形計算のどちらのも用いられるクラスターの再構成を行うFTK受信部である Input Mezzanine ボードの開発と運用を行った。開発は主に書き換え可能な論理回路であるファームウェアの安定化と高速化に関するもので, 安定化に関して多数の例外処理を実装することで連続運用時間を大幅に更新した。またクラスタリング方法に関しても新しいアルゴリズムを考案・実装し, 従来のアルゴリズムに比べて30%程度の高速化とFPGAリソースの使用率低下を同時に達成した。さらに, FTKの発展型計画である HTTプロジェクトへもフィードバックを行い, より適した入力信号のデータフォーマットの提案も計画されている。
|
Research Progress Status |
平成30年度が最終年度であるため、記入しない。
|
Strategy for Future Research Activity |
平成30年度が最終年度であるため、記入しない。
|
Research Products
(1 results)