2018 Fiscal Year Annual Research Report
大規模集積回路における寿命予測・障害予防に向けたクロスレイヤ設計手法
| Project/Area Number |
17J06952
|
|---|
| Research Institution | Kyoto University |
|---|
Principal Investigator |
辺 松 京都大学, 情報学研究科, 特別研究員(DC1)
|
|---|
| Project Period (FY) |
2017-04-26 – 2020-03-31
|
| Keywords | ハードウェアセキュリティ / 機械学習 / セキュア推論 / Approximate computing |
|---|
| Outline of Annual Research Achievements |
集積回路の劣化状況や寿命の推定は十分に安全な方法で行う必要がある。そこで今年度の研究目標として、寿命情報を安全な方式でアウトソーシングする手法の設計を行うこととして設定した。以下に進捗を報告する。
前年度の研究成果により、エラーサイズの上界を計算する手法が必要であることが判明し、エラー上界を厳密に求める手法を提案した。理論的な上界と、モンテカルロ法による実践的エラー上界を求める二通りの手法を提案し、サーバがニューラルネットワークによる寿命推定を行うことを想定し、LWE問題に基づく畳み込みニューラルネットワークによる安全推論のプロトコルに提案手法を適用した。推精確なエラー推定により、安全推論における暗号文サイズおよび計算時間を最大3倍削減できることを示した。本研究の成果は設計自動化分野における難関会議であるDesign & Test in Europe (DATE)に採択された。
パラメータセットで得られた研究成果を用いて、安全性の高いLWE暗号による鍵交換方式のハードウェア実装を行った。量子的安全性を持つLWE暗号と、その亜種であるRing LWE (RLWE)は次世代の暗号標準として提案されているが、特定用途向け集積回路(ASIC)での設計が提案されておらず、また、LWEとRLWEのASIC実装を比較した研究も存在しない。この研究では、LWEとRLWEそれぞれに対し乗算器を設計し、提案されたパラメータセットと組み合わせてASICアーキテクチャを提案した。提案アーキテクチャを用いれば、既存研究と比べ28倍高速化ができ、また、LWEによる鍵交換は、RLWEと同じエネルギー効率で実現できることを示した。本研究の成果は設計自動化分野における最難関会議であるDesign Automation Conference (DAC)に採択された。
|
| Current Status of Research Progress |
Current Status of Research Progress
2: Research has progressed on the whole more than it was originally planned.
Reason
今までの進捗はおおむね順調である。悪意のある第三者による寿命予測に重要な通信安全の視点から研究視野を広げ、同じ設計自動化分野の論文誌や難関学会に採択されるなど成果を挙げ、両分野を合わせて課題を進むことを目指す。
|
| Strategy for Future Research Activity |
今までは半導体チップの寿命予測におけるプライバシ保護の観点から様々な手法を提案した。ただし、既存手法並びに提案手法に共通している計算リソースへの要求は依然として高く、従って、今後の推進方策について、以下の目標を掲げる。
1. 構築されたセキュリティ基盤の効率を橋上する。
2. 新たなハードウェアデバイスに基づくセキュリティ方式を提案する。
3. 新たにセキュアプロトコルを設計し、寿命予測に向けたセキュア方式を提案する。
|
