極低消費電力デバイスを目指したSb系トンネルトランジスタの開発

2017 Fiscal Year Annual Research Report

• Project/Area Number: 17J08214
• Research Institution: The University of Tokyo
• Principal Investigator: 後藤 高寛 東京大学, 工学系研究科, 特別研究員(DC2)
• Project Period (FY): 2017-04-26 – 2019-03-31
• Keywords: トンネルトランジスタ / 化合物半導体 / MOS構造

Outline of Annual Research Achievements

極低消費電力ロジックLSI用のデバイスとして期待されているGaAsSb/InGaAsヘテロ構造トンネルFETの素子実証および、その電気特性を決めている物理機構を明らかにするため2次元TCADシミュレーションを行った。MOMBE法でInP基板上にp-GaAsSb/i-InGaAs層を成長させたヘテロエピウエハを評価し、貫通転位のない非常に平坦な膜を成長できていることを確認した。このエピウエハを用いてAl2O3ゲート絶縁膜を用いた縦型TFETを作製し、その素子動作を実証した。ID-VD特性に負性微分容量(NDR)が確認出来たことから、駆動電流はトンネル電流が支配的であることが分かった。GaAsSb/InGaAs TFETの電気特性向上のため、ソース不純物濃度、不純物の空間分布、組成の空間分布などの物理分析を行った。その結果、組成のヘテロ接合近傍での変化幅は10 nm未満であり、不純物の急峻性も11 nm/decと気相成長中の不純物としては非常に急峻であることが分かった。さらに、2次元TCADシミュレーションを駆使して、これら構造パラメータ、p-GaAsSb中にドープされたBeの濃度、および、その濃度変化の急峻性、GaAsSb/InGaAs界面の組成の急峻性がTFETの電気特性に与える影響を明らかにし、実測の分析結果によって電気特性を定量的に説明することに成功した。さらに、組成と不純物の空間分布では、不純物の空間分布の方がより支配的であること、60 mV/decを実現するためにはEOTのさらなる低減、不純物濃度の増加、ソース不純物プロファイルの急峻性の向上であることを明らかにし、TFETの電気特性向上のための指針を明確化した。

Research Progress Status

翌年度、交付申請を辞退するため、記入しない。

Strategy for Future Research Activity

翌年度、交付申請を辞退するため、記入しない。

Research Products

• [Journal Article] Effects of impurity and composition profiles on electrical characteristics of GaAsSb/InGaAs hetero-junction vertical tunnel field effect transistors (2017)
  • Author(s): Gotow Takahiro、Mitsuhara Manabu、Hoshi Takuya、Sugiyama Hiroki、Takenaka Mitsuru、Takagi Shinichi
  • Journal Title: Journal of Applied Physics Volume: 122 Pages: 174503～174503
  • DOI: 10.1063/1.4993823
  • Peer Reviewed
• [Journal Article] (Invited) MOS Interface Defect Control in Ge/III-V Gate Stacks (2017)
  • Author(s): Takagi Shinichi、Ke Mengnan、Chang Chih-Yu、Yokoyama Chiaki、Yokoyama Masafumi、Gotow Takahiro、Nishi Koichi、Yoon Sanghee、Takenaka Mitsuru
  • Journal Title: ECS Transactions Volume: 80 Pages: 109～118
  • DOI: 10.1149/08001.0109ecst
  • Peer Reviewed
• [Journal Article] (Invited) Low Power Tunneling FET Technologies Using Ge/III-V Materials (2017)
  • Author(s): Takagi Shinichi、Ahn Dae-Hwan、Noguchi Munetaka、Yoon Sanghee、Gotow Takahiro、Nishi Koichi、Kim Minsoo、Bae Tae-Eon、Katoh Takumi、Matsumura Ryo、Takaguchi Ryotaro、Takenaka Mitsuru
  • Journal Title: ECS Transactions Volume: 80 Pages: 115～124
  • DOI: 10.1149/08004.0115ecst
  • Peer Reviewed
• [Journal Article] Surface cleaning and pure nitridation of GaSb by in-situ plasma processing (2017)
  • Author(s): Gotow Takahiro、Fujikawa Sachie、Fujishiro Hiroki I.、Ogura Mutsuo、Chang Wen Hsin、Yasuda Tetsuji、Maeda Tatsuro
  • Journal Title: AIP advances Volume: 7 Pages: 105117～105117
  • DOI: 10.1063/1.5002173
  • Peer Reviewed
• [Presentation] III-V based low power CMOS devices on Si platform (2017)
  • Author(s): S. Takagi, D.-H. Ahn, T. Gotow, M. Noguchi, K. Nishi, S.-H. Kim, M. Yokoyama, C.-Y. Chang, S.-H. Yoon, C. Yokoyama and M. Takenaka
  • Organizer: IEEE International Conference on Integrated Circuit Design & Technology (ICICDT)
  • Int'l Joint Research
• [Presentation] (invited) Low Power Tunneling FET Technologies Using Ge/III-V Materials (2017)
  • Author(s): S. Takagi, D.-H. Ahn, M. Noguchi, S.-H. Yoon, T. Gotow, K. Nishi, M. Kim, T.-E. Bae, T. Katoh, R. Matsumura, R. Takaguchi, and M. Takenaka
  • Organizer: 232nd Electrochemical Society (ECS) Meeting, G03: Semiconductor Process Integration 10
  • Int'l Joint Research / Invited
• [Presentation] (invited) MOS Interface Defect Control in Ge/IIIV Gate Stacks (2017)
  • Author(s): S. Takagi, M. Ke, C.-Y. Chang, C. Yokoyama, M. Yokoyama, T. Gotow, K. Nishi, and M. Takenaka
  • Organizer: 232nd Electrochemical Society (ECS) Meeting, D01: Semiconductors, Dielectrics and Metals for Nanoelectronics 15
  • Int'l Joint Research / Invited
• [Presentation] III-V/Ge-based Tunneling MOSFET (2017)
  • Author(s): S. Takagi, D.-H. Ahn, T. Gotow, K. Nishi, T.-E. Bae, T. Katoh, R. Matsumura, R. Takaguchi, K. Kato and M. Takenaka
  • Organizer: 5th Berkeley Symposium on Energy Efficient Electronic Systems & Steep Transistors Workshop
  • Int'l Joint Research