2017 Fiscal Year Annual Research Report
新機構Hf系MONOS型不揮発性多値メモリデバイスの高性能化に関する研究
Project/Area Number |
17J10752
|
Research Institution | Tokyo Institute of Technology |
Principal Investigator |
工藤 聡也 東京工業大学, 総合理工学研究科, 特別研究員(DC2)
|
Project Period (FY) |
2017-04-26 – 2019-03-31
|
Keywords | 不揮発性メモリ / 原子レベル平坦化 / Hf系高誘電率薄膜 / ECRプラズマスパッタ |
Outline of Annual Research Achievements |
現代の情報化社会の発展により、不揮発性メモリの需要が増大している。そこで、高集積化に適したMetal/Oxide/Nitride/Oxide/Si(MONOS)型不揮発性メモリの研究が盛んに行われている。薄膜化によるMONOS型不揮発性メモリの低電圧動作化にはSi(100)基板表面のラフネスを低減することが重要となる。そこで、本研究ではHf系MONOS型不揮発性メモリの高性能化を目的として、Si(100)表面原子レベル平坦化による電気特性向上に関する検討を行う。 まず、Si(100)表面原子レベル平坦化プロセスに関する検討を行った。化学酸化膜(0.7 nm)を形成したSi(100)基板をAr/4%H2雰囲気中1050℃/60 分の熱処理を行うことで、テラス幅約125 nmの原子レベル平坦表面を形成出来ることを明らかにした。 次に、原子レベル平坦化したSi(100)基板上に形成した、Hf系MONOSダイオードに関する検討を行った。平坦化により、書き込み条件10 V/1 s、消去条件-8 V/1 sで測定したC-V特性において、メモリウィンドウ(MW)が1.9 V から3.3 Vに増加することが分かった。また、85℃で1000回の書き込み/消去を行った疲労特性測定後に測定したJ-V特性において、リーク電流値が20μA/cm2から2μA/cm2(VG= -8 V)に低減することが分かった。 最後に、Hf系MONOS型トランジスタの電気特性に関する検討を行った。まず、書き込み条件10 V/1 s、消去条件-10 V/1 s、ドレイン電圧1.5 Vで測定したHf系MONOSトランジスタのID-VG特性において、4.2 VのMWを得ることに初めて成功した。さらに、±6 V/2 msでのメモリ特性を確認し、Hf系MONOS型不揮発性メモリの高速・低電圧動作化の優位性を示した。
|
Current Status of Research Progress |
Current Status of Research Progress
2: Research has progressed on the whole more than it was originally planned.
Reason
本研究では、Hf系MONOS型不揮発性メモリの高性能化を目的として、Si(100)表面原子レベル平坦化プロセスおよびHf系MONOS型不揮発性メモリの電気的・物理的評価を行った。 まず、Ar/H2混合雰囲気中熱処理によるSi(100)表面原子レベル平坦化プロセスの熱処理条件に関する検討を行った。Ar/4%H2混合雰囲気で1050-1100℃/10 分の熱処理を行うことで、Si(100)表面に部分的に原子ステップが形成されることが分かった。また、熱処理前に室温で、H2O2中にSi(100)基板を60 分浸すことにより化学酸化膜(0.7 nm)を形成しAr/4%H2雰囲気中1050℃/60 分の熱処理により、熱処理の初期段階に形成される数μm周期のラフネスが低減でき、テラス幅約125 nmの原子レベル平坦表面を形成出来ることを明らかにした。 次に、原子レベル平坦化したSi(100)基板上に形成した、Hf系MONOSダイオードのメモリ特性に関する検討を行った。Si(100)表面の原子レベル平坦化により、MWの増加と保持特性および疲労特性の改善、リーク電流値の低減を実現した。今後は、MONOS構造の成膜条件の最適化および電荷捕獲位置の評価を行う。 最後に、Si(100)表面原子レベル平坦化プロセスの、Hf系MONOS型トランジスタへの適用に関する検討を行った。まず、Hf系MONOS積層構造について、Ar/Cl2プラズマを用いたドライエッチングによりコンタクトホールの形成が可能であることが分かった。Hf系MONOSトランジスタにおいて、メモリ動作および高速・低電圧動作化に向けて±6 V/2 msでのメモリ動作を初めて実現した。一方、Si(100)表面の原子レベル平坦化を行ったトランジスタにおいては動作を確認することが出来なかったため、今後ドライエッチング条件の最適化を行う。
|
Strategy for Future Research Activity |
今後はこれまでの研究で取り組んできた、Si表面の原子レベル平坦化プロセスを用いて、全Hf系MONOS構造の薄層化および多値化によるメモリデバイスの高性能化を行う。 まず、Ar/H2雰囲気中熱処理による原子レベル平坦化プロセスを、オフ角を高精度に制御したSi(100)基板に対して行い、その表面平坦性を原子間力顕微鏡(AFM)により評価する。 次に、この平坦化Si(100)基板上にECRプラズマスパッタ法により、Hf系MONOS構造としてHfNとHfO2の積層構造を各層の膜厚、スパッタ条件、熱処理条件を変化させて形成する。さらに、トリミングおよび電子(EB)露光を用いてチャネル長1μm以下の微細パターンを作製し、電荷捕獲をチャネル方向に空間的に分離することによる2ビット/セル動作の保持特性および電荷捕獲位置の電気的評価を行う。また、X線光電子分光法(XPS)により、化学結合状態および組成の物理的評価を行う。 次に、電荷捕獲層であるHfN絶縁膜の窒素組成を制御することにより、電荷トラップ準位のエネルギー差を利用して、膜厚方向も含めた4ビット動作を実現する。4ビット動作および信頼性を電気特性により評価し、XPSや透過型電子顕微鏡(TEM)により窒素組成比や膜厚の物理的評価を行う。信頼性の向上が必要な場合は、Ar/O2プラズマ酸化によるSiO2トンネル膜を形成後にHf系MONOS構造を形成するとともに、Silicon on insulator(SOI)基板を用いて3次元構造を用いることにより、4ビット動作可能なHf系MONOS構造デバイスの実現を目指す。 最後にHf系MONOS型不揮発性メモリを用いてNOR回路の作製と評価を行う。さらに動作電圧と動作速度、集積性に関して動作メカニズムの異なる不揮発性メモリとの比較を行いHf系MONOS型不揮発性メモリの優位性について評価する。
|
Research Products
(16 results)