2017 Fiscal Year Research-status Report
熟練設計者の技術を学習したアナログ集積回路の設計レスシステムの実現
| Project/Area Number |
17K00073
|
|---|
| Research Institution | Gunma University |
|---|
Principal Investigator |
高井 伸和 群馬大学, 大学院理工学府, 准教授 (70318905)
|
|---|
| Project Period (FY) |
2017-04-01 – 2020-03-31
|
| Keywords | アナログ集積回路設計 / 自動設計 / 深層学習 / 演算増幅器 / コンパレータ回路 |
|---|
| Outline of Annual Research Achievements |
IoT など多種多様な半導体機器の実現に素早く対応するためにはアナログ集積回路の自動設計環境が必須であるが，現状では仕様や回路構造が限られた範囲でしか実現しておらず実用的とは言えない。本研究は，申請者が自動設計の高速化のために開発した同一判定・類似度計算アルゴリズムが回路図の書き方に依存することなくトポロジーを認識できることに着目し，これを深層学習に適用して自動設計に熟練の設計者の勘所を組み込むことを目的とする。具体的には，google 社が公開している機械学習ライブラリ tensorflow を用いてアナログ集積回路の構造の違いによる特徴を抽出し情報化するための手法を開発した。開発過程において，既存回路を学習するための学習データ（教師データ）が自動設計の結果を大きく左右するため学習データの精査が重要となることを示し，学習に適したデータを精査する手法を確立した。また，深層学習の実現に重要なハイパーパラメータの回路の自動設計に適した設定方法に関しても知見を得た。この方法により従来に比べ最大で３０倍の学習精度向上を実現した。この結果をもとに，低消費電力・高速動作コンパレータ回路を自動設計した。人間による設計回路と自動設計による回路を比較・検討するために，来年度予定している CMOS 集積回路による試作のためのシミュレーションを実行し，レイアウトを作成した。また，今までの自動設計のアルゴリズムに本成果の一部を取り込み，演算増幅器設計コンテストに自動設計した演算増幅器で参加し，５部門中１部門で準優勝した。
|
| Current Status of Research Progress |
Current Status of Research Progress
2: Research has progressed on the whole more than it was originally planned.
Reason
平成２９年度は研究実施計画に基づき，（１）既存回路の情報化，（２）情報を基にしたコンパレータ回路の自動設計，（３）試作のための準備，（４）演算増幅器コンテストへの参加，を実施した。
既存回路を学習するための学習データ（教師データ）が自動設計の結果を大きく左右するため，学習データの精査が重要となる。そこで次に述べる学習に適したデータを精査する方法を確立した。
（１）最低動作を保証するための評価方法の導入（２）要求仕様に対応する評価式の導入（３）学習効率を上げるためにデータに応じた無次元化手法を提案
これら方法により従来に比べ，最大で約３０倍の学習精度向上を実現した。これら成果を基に深層学習を用いて既存回路の学習を試みた。深層学習を実行するために必要なパラメータ（ハイパーパラメータ）の設定は多岐にわたりかつ様々な効果をもたらすため，これらのパラメータと学習結果の違いを調べ，コンパレータ回路の自動設計に反映した。また来年度に予定している，自動設計の回路と設計者による回路の違いを実測により明確にするために，CMOS 集積回路の試作に向けてコンパレータ回路を設計し試作した。研究成果の可否の一つとして，本年度も演算増幅器コンテストへ自動設計した回路で参加した。本年度は研究の成果を取り込みつつアルゴリズムをブラッシュアップした結果，昨年度以上の性能の演算増幅器を自動設計できたが，参加者の技術向上の速度の方が速く，残念ながら目標である２部門での優勝は果たせず，１部門で準優勝，３部門で４位入賞であった。これらの成果は２報の論文，３件の国際学会発表，３件の国内学会発表，２件の招待講演で報告するなど，計画通り順調に研究が進展している。
|
| Strategy for Future Research Activity |
平成３０年度は次の３点に関して研究を推進する予定である。
（１）深層学習を用いた既存回路の情報化：昨年度に続き機械学習を用いた既存回路の情報化を計算時間の問題などを解決しつつさらに発展させ情報量を大幅に増やす。
（２）自動設計と人間による設計回路の CMOS プロセスによる試作と評価：自動設計回路が実用に耐えられるか確認するとともに，人間による設計回路と性能を比較するために，CMOS プロセスを用いてコンパレータ回路を試作する。
（３）学習情報を用いた演算増幅回路の実現：コンパレータ回路と比べ要求仕様の多い演算増幅器の自動設計へ学習結果を適用する。
要求仕様の増加に伴い，計算時間や収束問題などが起きる可能性があるため，いかに冗長な計算を削除するかを考慮しつつ，研究を進める。本年度も演算増幅器設計コンテストに参加し，５部門中２部門以上の優勝を目指す。
|
| Causes of Carryover |
当初予定していた謝金を来年度に実施することとしたため。
|
