2008 Fiscal Year Annual Research Report
ナノスケール配線および回路のシグナル・インテグリティに関する研究
| Project/Area Number |
18063008
|
|---|
| Research Institution | Tokyo Institute of Technology |
|---|
Principal Investigator |
益 一哉 Tokyo Institute of Technology, 統合研究院, 教授 (20157192)
|
|---|
| Keywords | ナノ配線 / シグナル・インテグリティ / インテグリティ / 揺らぎ / ばらつき |
|---|
| Research Abstract |
本研究では、加工寸法で言えば32nm以降のナノスケールデバイスやナノ配線を集積化したときの、物理的な揺らぎの影響や多数の回路や配線を集積化したときに生じるクロストークなどの相互干渉の影響を定量的に評価、予測し、集積化設計技術として構築する。
具体的には、まずナノ金属及びカーボンナノチューブ(CNT)やウォール(CNW)の電気伝導、特に高周波(110GHz)信号伝搬特性を明らかにする。次に、ナノデバイス、ナノ配線を集積化したときの回路性能、回路特性揺らぎ、ジャングルのような長距離多層配線構造内における100GHzの周波数成分を有する信号伝送の揺らぎやクロストーク評価を行い、ナノデバイス集積におけるシグナルインテグリティ研究を行う。アウトプットとして、信号伝送モデルや揺らぎモデルとして提示し、ナノメータデバイス集積化指針の構築を目指す。
1. 研究計画に沿って、平成18年度でナノ金属及びCNT/CNWの信号伝搬評価のために110GHzまでの高周波特性評価システムを立ち上げた。平成20年度では、引き続き金属配線について実際の測定を行い、de-embeddingの重要性を明確にするととともに2ポートおよび多ポートde-embedding手法を提案、実証した。
2. オンチップ伝送線路配線について、低消費電力化の可能な回路方式としてパルス化回路の試作と評価、プリエンファシス方式を取り入れて高速伝送化回路の設計、試作、評価を行った。回路試作は90nm CMOSプロセスを利用した。
|
