2009 Fiscal Year Annual Research Report
局在電磁波配線を用いた単一磁束量子論理回路の設計および設計支援に関する研究
| Project/Area Number |
18080008
|
|---|
| Research Institution | Nagoya University |
|---|
Principal Investigator |
高木 一義 Nagoya University, 大学院・情報科学研究科, 准教授 (70273844)
|
|---|
| Co-Investigator(Kenkyū-buntansha) |
高木 直史 名古屋大学, 大学院・情報科学研究科, 教授 (10171422)
|
|---|
| Keywords | 単一磁束量子回路 / 局在電磁波配線 / 論理設計支援 / クロック配信 / タイミング検証 |
|---|
| Research Abstract |
単一磁束量子テバイスを用いた論理回路は、バルスの有無で論理を表現すること、また、スイッチングが非常に高速であることから、その性能を引き出すためには、従来の半導体集積回路とは異なるアーキテクチャに基づく論理設計が必要となる。また、今後実現可能となる大規模回路の正確かつ迅速な設計のためには、計算機による回路設計支援が不可欠である。
単一磁束量子回路の設計において、局在電磁波配線を積極的に用いて、ジョセフソン接合を用いた能動配線によるタイミング調整を最小限に抑えることができれば、より高速、小面積の回路を実現できる可能性があるが、そのためには新しい設計手法が必要である。この考え方に基づき、これまでに、正しいタイミングでクロック信号を配信するための回路設計アルゴーリズムを提案してきた。本年度は、クロック木構成法を評価・洗練するとともに、設計された回路のタイミング検証を行う手法を開発した。
単一磁束量子回路は論理ゲート1段毎のパイプライン構造をとることで動作する。提案するタイミング検証手法では、まず、設計された回路のレイアウトと各ゲートの接続情報であるネットリストを入力とし、回路のパイプラインのタイミング解析を行う。回路の入力側から出力側へ各段数毎の各ゲートで、セットアップ時間、ホールド時間の制約を満たしつつ、1クロックサイクルの間にデータパルスがクロックトゲートを1段進む動作をしていることを検証する。
つぎに、設計された回路が設計者が意図する通りのパイプライン動作を行うことを検証する。出力側から入力側へ回路を辿ることで、設計ざれた回路からその回路が実現する時刻付き論理式を抽出し、仕様として設計者から与えられる時刻付き論理式との等価性を判定することでこの検証を行う。
提案手法を実際の回路に適用し、単一磁束量子回路特有の設計ミスや違反を検出することができることを確かめた。
|
Research Products
(6 results)
