2018 Fiscal Year Annual Research Report
再構成可能システムとGPUによる複合型高性能計算プラットフォーム
| Project/Area Number |
18H03246
|
|---|
| Research Institution | University of Tsukuba |
|---|
Principal Investigator |
朴 泰祐 筑波大学, 計算科学研究センター, 教授 (90209346)
|
|---|
| Co-Investigator(Kenkyū-buntansha) |
天野 英晴 慶應義塾大学, 理工学部(矢上), 教授 (60175932)
佐野 健太郎 国立研究開発法人理化学研究所, 計算科学研究センター, チームリーダー (00323048)
塙 敏博 東京大学, 情報基盤センター, 准教授 (30308283)
山口 佳樹 筑波大学, システム情報系, 准教授 (30373377)
|
|---|
| Project Period (FY) |
2018-04-01 – 2021-03-31
|
| Keywords | GPU / FPGA / PCIe / 演算加速 / 高性能コンピューティング |
|---|
| Outline of Annual Research Achievements |
・FPGAとGPUを連携させた多重複合型計算ノード上でGPUとFPGAの両デバイス間の直接データ転送をFPGA主導でCPUの助けなしに実施するモジュールの開発を行ない、FPGA間直接光通信モジュールの開発を行った。宇宙物理学分野の重要アプリケーションである宇宙初期天体形成における輻射輸送問題をFPGA上に実装し、GPUより高い性能を得ることを確認した。対象問題が大きい場合はFPGAとGPUの性能はほぼ等しいが、並列度を上げて1デバイス当たりの対象問題を小さくした場合、GPUの性能はCPUと大きな差がないくらいまで低下するが、FPGAではほぼ一定の性能が問題サイズに関わらずに得られることを示した。
・FPGAとGPUから構成される大規模なシステムにより、数値計算プログラムを高速化する場合に、実行前に実行性能を簡単に評価するためのツールを構築した。また、FPGAによる現実的なプログラムの加速についていくつかのアプリケーションに対してケーススタディを行った。
・対向FPGAにおける40Gbps光通信、PCIe Gen3 x8経由での通信実験を行ない、開発した基礎モジュールの動作確認を行った。次に、PCIeパケットのカプセル化とルーティング情報の付加により、光通信とPCIe通信が混在するネットワーク下でのFPGA通信について提案し、パケットが問題なく伝達されることを確認した。
・これまでに開発したデータフローコンパイラの拡張、特に、対象アプリケーションに適した数値フォーマットによるハードウェア処理について検討を行い、その実施に着手した。
・FPGAによるアクセラレータの実現として，これまで用いられてきたPCIeに加え，キャッシュコヒーレントなFPGA接続技術としてQPI，CAPIおよびOpenCAPIについて検討した。
|
| Current Status of Research Progress |
Current Status of Research Progress
2: Research has progressed on the whole more than it was originally planned.
Reason
・GPUとFPGAの連携部分、FPGA間直接光通信システムについては開発した上で性能評価、論文化も行い、成果を出すことができた。
・対向FPGAにおける40Gbps光通信、PCIe Gen3 x8経由での通信実験を行ない、開発した基礎モジュールが機能的・性能的に正しく動作することがわかった。
・FPGAとGPUから構成される大規模なシステムにより、数値計算プログラムを高速化する場合に、実行前に実行性能を簡単に評価するためのツールを構築することができた。
・これまで開発してきたデータフローコンパイラの拡張を行い、対象アプリケーションに適した数値フォーマットによるハードウェア処理の実施に着手した。
・キャッシュコヒーレントなFPGA接続技術としてQPI，CAPIおよびOpenCAPIについて検討を進め、それに対応した開発フレームワークとしてOPAE，SNAPをベースにOpenCLによる実装の検討が終わった。
|
| Strategy for Future Research Activity |
申請時に想定していた計画に従い，残り2年の研究を遂行できる見込みである。特に、筑波大学計算科学研究センターに導入されたCygnusスーパーコンピュータは、本研究のコンセプトに合致した新型のスーパーコンピュータであり、各計算ノードにGPUとFPGが混載されている。2019年度以降は、このプラットフォームを積極的に用いることで研究を大幅に進捗させることが可能と見込まれる。同システムの運用を行う筑波大学学際共同利用プログラムに本プロジェクトでの利用を申請し、採択されている。
FPGAを効率的に利用する部分再構成、データフローを意識したコンパイラの実装については計画通りに開発を進め、筑波大学ののCygnusシステム上での実装を進める。
FPGAによる高速ネットワークスイッチ実装については、最新のFPGA上の通信性能を活かすための研究を継続する。
|
