2018 Fiscal Year Annual Research Report
Study on sub-terahertz-band wireless system with fiber-optic speed
| Project/Area Number |
18H03781
|
|---|
| Research Institution | Hiroshima University |
|---|
Principal Investigator |
藤島 実 広島大学, 先端物質科学研究科, 教授 (60251352)
|
|---|
| Co-Investigator(Kenkyū-buntansha) |
天川 修平 広島大学, 先端物質科学研究科, 准教授 (40431994)
吉田 毅 広島大学, 先端物質科学研究科, 准教授 (30397989)
LEE SANGYEOP 広島大学, 先端物質科学研究科, 助教 (50811733)
|
|---|
| Project Period (FY) |
2018-04-01 – 2021-03-31
|
| Keywords | テラヘルツ / CMOS / 無線通信 / 送信機 / 受信機 / コスタスループ |
|---|
| Outline of Annual Research Achievements |
本研究では、有線通信と無線通信の境界をなくす究極の技術目標を掲げ，通信距離を犠牲とすることなく無線通信の伝送速度を光通信の伝送速度まで引き上げる（Wi-FOS: Wireless with Fiber-Optic Speed）の実現を目指している。Wi-FOSでは，光通信と同じ伝送速度で互換インタフェースを用いることにより，光通信とシームレスな接続を行う。Wi-FOSの実現に向け、具体的な研究課題として、①連続時間系の機能シミュレーション、②連続時間高速同期検波回路の研究、③連続時間高速FIRフィルタの研究に取り組む。初年度である平成30年度では，Wi-FOS実現のための中心技術となるテラヘルツCMOS集積回路の研究を遂行するための電磁界シミュレーション及び高周波回路シミュレーション環境の構築を行った。機能シミュレーションにおいては、受信回路に用いられるキャリア信号復調のためのコスタスループと高速FIRフィルタ用複素帰還回路の性能検証を実施した。高速同期検波の研究においては、40GHzを中心とする変調信号に対するキャリアトラッキング回路の設計を行うとともに、同期検波回路に必要となる発振回路の高性能化の検討、設計、試作を行った。高速FIRフィルタの研究においては、複素フィルタを用いた連続時間高速FIRフィルタの文献調査とアーキテクチャの検討を行った。そのほかには、Wi-FOSを実現するための送受信機回路の要素回路となる増幅回路の高性能化の検討および、テラヘルツ回路の精密評価手法の検討を行った。さらに、Wi-FOS実現のために必要となる光インタフェースの動向調査と接続可能性についての検討を行った。
|
| Current Status of Research Progress |
Current Status of Research Progress
1: Research has progressed more than it was originally planned.
Reason
テラヘルツCMOS受信回路において、300GHz帯信号をミリ波帯の40GHz±20GHzの周波数にダウンコンバートし、コスタスループによるキャリアトラッキングをすることにより、ディジタル信号を復調可能であることを確認した。さらに、コスタスループを含むテラヘルツCMOS受信回路の設計と試作を行った。また、今後設計予定のテラヘルツCMOS送受信回路の高性能化に向け、必要となる要素回路についての設計と、一部回路の試作・評価を行った。まず、増幅回路の帰還回路の理論検討を行い，帰還回路が雑音特性に与える影響について理論式を得た．これにより、帰還回路によりトランジスタ固有の最小雑音指数よりもさらに雑音指数を下げることが可能となる理論的示唆を得た。また、低雑音増幅回路を多段接続する場合、後段の増幅回路のインピーダンス整合回路を前段よりも先行して決定することにより増幅回路全体の雑音指数を低減する設計手法を明らかにした。さらに、増幅回路のインピーダンス整合回路にバンドパスフィルタ理論を応用することにより広帯域で平坦な周波数特性を得る設計手法を見出した。また、発振回路においては、テラヘルツ送受信機の低電力化に向け，発振回路を低電圧動作させることで消費電力を低減できることを確認した．また位相同期回路（PLL）に用いられる注入同期型分周回路(ILFD)において，パルス変調された信号を注入することで従来よりもはるかに大きな分周比で動作する分周回路を試作評価によって確認した．これによりPLLの消費電力を削減できる可能性を得た。発振回路では、Q値を高くし狭帯域とするととともに、ループを形成する増幅段の雑音指数の低減することが低位相雑音化につながることを示した。テラヘルツ要素回路の精密評価のために、尖った導体による電磁界増強現象を利用して非接触でチップに信号を出し入れする可能性についてドイツのPTBと予備的検討をおこなった．
|
| Strategy for Future Research Activity |
本研究課題２年目となる本年度は初年度に試作した高速アナログキャリアトラッキング回路付きの300GHz帯CMOS受信機の評価を行う。また、テラヘルツ送受信機に用いられる増幅器とミキサーのノイズ性能の理論限界とそれを実現する方法について考察を進める。これにより、テラヘルツ受信システムの設計指針を明らかにする．また、初年度に機能シミュレーションを実施したテラヘルツ送信機用高速CMOS FIRフィルタの設計を行う。また、テラヘルツ送受信回路の低消費電力化を進めるために、発振器の周波数帯及び周波数逓倍プランの最適化した回路設計を行うことにより、テラヘルツ信号源の低電圧化の検討を行う。送受信回路の高性能化に向けては、信号源の低雑音化が不可欠となるため，PLLのアーキテクチャや要素回路において，基準周波数の信号生成する水晶発振器の由来の雑音を抑えるための回路構成や水晶振動子の選び方などについて検討を行う．また、増幅回路の高性能化に向け、伝送線路を利用したトランス設計を検討する。さらに、回路設計において評価が重要になることから、非接触デバイス評価のための電磁界増強とエバネッセント場の利用について引き続き検討する．
|
