2018 Fiscal Year Annual Research Report
ニューラルネットワークの高効率インメモリ・リコンフィギャラブルプロセッサの研究
| Project/Area Number |
18J20307
|
|---|
| Research Institution | Hokkaido University |
|---|
Principal Investigator |
安藤 洸太 北海道大学, 情報科学研究科, 特別研究員(DC1)
|
|---|
| Project Period (FY) |
2018-04-25 – 2021-03-31
|
| Keywords | ニューラルネットワーク / 量子化 / ハードウェア志向アルゴリズム / 深層学習 / ハードウェアアクセラレータ / ハードウェアアーキテクチャ / ディジタル信号処理 |
|---|
| Outline of Annual Research Achievements |
研究目的で述べた通り，ニューラルネットワーク（ＮＮ）処理は多量の入力および係数データを連続的に消費して膨大な演算を行う必要から，演算器の電力とメモリ帯域がボトルネックとなっており，これまでの主著・共著発表にて「メモリ主体での並列処理」と「データの低ビット精度量子化」というアプローチのもとこの解決を目指してきた．平成３０年度は，より高効率かつ汎用な再構成可能型ＮＮアクセラレータの実現に向け，既発のメモリ主体アーキテクチャを出発点とした再構成可能アーキテクチャの議論と並行し，主にＮＮアルゴリズムのハードウェア構造を考慮した改良を行った．
汎用・高効率アーキテクチャを前提としたアルゴリズム側の問題として，量子化による効率改善手法の代償として認識精度が低下するため，アーキテクチャ構築に先立ってこの解決が必要である．並列演算器内部での計算で使用され，最終出力前の量子化に際して捨ててしまう途中計算結果の情報量を出力結果に積極的に反映するアルゴリズムを提案した．特に量子化による演算器の小型・高効率化の利点を保ったままこれを実現するため，ディジタル信号処理で利用される確率的量子化の手法に着目した．その結果，ベースとした量子化ＮＮ並列アーキテクチャから１％未満のハードウェアリソース増で認識精度を改善することに成功した．
本年度はこの成果を国内学会１件，国際会議１件にて発表した．現在，さらに検討を加えて国内学会１件と英文論文誌（フルペーパー）１件を投稿中である．
|
| Current Status of Research Progress |
Current Status of Research Progress
1: Research has progressed more than it was originally planned.
Reason
当初の実施計画では発表済みのメモリ主体アーキテクチャの漸次的改善を進めつつ，平成３１年度の主題と予定していたアルゴリズムの探求を始めることとしていたが，実際にはアルゴリズム側の成果が大きく進展・先行した．そのアルゴリズム改良の過程で，アーキテクチャの改善の課題点として挙げていた制御の複雑さ・演算効率・認識精度のトレードオフ関係に鑑み，当初予定したものより単純な制御で十分な認識精度を実現できる可能性が高くなった．このことから，ここまでに進展しているメモリ主体アーキテクチャの検討を本研究の最終目的である再構成可能アクセラレータの初期構想に統合するに至り，平成３１年度中頃の開始を予定していた再構成可能アクセラレータの計画に前倒しで着手できる状態となった．
|
| Strategy for Future Research Activity |
平成３０年度の成果について，現在論文誌へ投稿中・国内学会発表予定であるので，平成３１年度初頭にもこれを遺漏なく完了する．
平成３１年度は，ここまでの議論で得られたアルゴリズム面の知見と，同時に進展しているメモリ主体アーキテクチャ構想の具体化に向けた検討を進め，令和２（平成３２）年度中にチップ試作評価を含めて各種学会・論文誌へ発表できるよう準備を行う．現時点で任意形状のＮＮをマップするための単位演算器の概念設計まで進んでいるので，これに物理制約を加味しつつ再構成可能アーキテクチャの全体構成へと統合することと並行し，このアーキテクチャで実際にＮＮ処理を行うためのソフトウェアフレームワークの構築を行う．
|
Research Products
(2 results)
