2008 Fiscal Year Annual Research Report
四桁の消費電力可変範囲をもつセンサノード向けプロセッサの開発
| Project/Area Number |
19680002
|
|---|
| Research Institution | Osaka University |
|---|
Principal Investigator |
橋本 昌宜 Osaka University, 大学院・情報科学研究科, 准教授 (80335207)
|
|---|
| Keywords | サブスレッショルド回路 / 超低消費電力 / 製造ばらつき / 性能補償 / 基板バイアス / 動的タイミング変動 / プロセッサ / レイアウト方式 |
|---|
| Research Abstract |
本年は、(1)サブスレッショルド回路設計に必要な基板バイアスによる閾値電圧シフトのモデル化技術、(2)サブスレッショルド回路のタイミング特性の動的性能補償技術、(3)性能補償のための基板バイアスクラスタリング方式、ならびに(4)超低電圧動作に適したプロセッサアーキテクチャについて検討を行った。
(1)サブスレッショルド回路の基板バイアスによる閾値電圧シフトをモデル化するため、90nmプロセスで試作したデバイスアレイを測定し、閾値電圧のばらつきが大きくても閾値電圧シフトは決定論的にモデル化できることを明らかにした。
(2)サブスレッショルド回路は温度変化に敏感であり、タイミング予告フリップフロップを用いた動的遅延変動検出による動的性能補償を考え、消費電力とタイミングエラーの関係を明らかにした。
(3)製造後の低コスト性能補償手法を考え、それを実現するためのレイアウトを考慮した基板バイアスクラスタリング手法を検討した。
(4)超低電圧動作時にアプリケーションの実行に必要な消費エネルギーを最小化するプロセッサアーキテクチャを、データ幅やレジスタ本数などの観点から検討した。
|
