2007 Fiscal Year Annual Research Report
InAlAs酸化膜によるIII-V-OIMOS構造の作製および界面準位に関する研究
| Project/Area Number |
19860024
|
|---|
| Research Institution | The University of Tokyo |
|---|
Principal Investigator |
竹中 充 The University of Tokyo, 大学院・工学系研究科, 講師 (20451792)
|
|---|
| Keywords | 電子デバイス・機器 / 半導体物性 / III-V族半導体 / MOSFET / InAlAs酸化膜 |
|---|
| Research Abstract |
平成19年度においては、MOS構造を作製するためのInAlAs/InP構造の結晶成長技術およびInAlAs酸化手法の確立を目指した研究開発を行った。InAlAs酸化物/InP構造において良好なMOS界面を得るために最適な層構造を見出すために、MOVPEおよびMBEを用いて、InP基板の種類、InPバッファ層およびInAlAs層の厚みが異なる試料を作製して、結晶成長技術の最適化を行った。またInAlAs層を選択的に酸化するためのウェット酸化炉装置を作製した。これにより、成長したInAlAs酸化物/InP構造の作製に成功した。作製したInAlAs酸化物/InP構造の電流-電圧特性より、ゲートリーク電流を測定することで、InAlAs酸化物の絶縁性を評価した。これにより、InAlAsの酸化条件の最適化を行った。InAlAsが10nmの試料においては、525度での酸化が最適であり、60分の酸化時間において、ゲートリーク電流が6桁程度低減可能であることがわかった。また、作製したInAlAs酸化物をエリプソメトリー、段差計、XPSで分析した。この結果、ウェット酸化によるInAlAsの膜厚はほとんど増加せず、InAlAs層のAs原子が酸素に置換されて酸化が進行していることが分かった。最適な酸化条件で作製したInAlAs酸化物/InP構造のC-V特性を評価した結果、ゲート電圧によりゲート容量が変化するMOSキャパシタ構造が実現できていることを確認することに成功した。またコンダクタンス法による界面準位の評価も行った。測定されてたコンダクタンスピークから界面準位密度が2E12cm-3程度のMOS界面が得られることが分かった。得られたキャリア時定数から界面準位の捕獲断面積を評価した結果、InAlAs酸化物/InP MOS構造においてはクーロン誘引散乱が支配的要因であることが分かった。
|
