• Search Research Projects
  • Search Researchers
  • How to Use
  1. Back to project page

2020 Fiscal Year Research-status Report

侵襲に頑健な集積回路の設計および実装に関する研究

Research Project

Project/Area Number 19K11886
Research InstitutionWaseda University

Principal Investigator

柳澤 政生  早稲田大学, 理工学術院, 教授 (30170781)

Project Period (FY) 2019-04-01 – 2022-03-31
Keywords頑健 / 集積回路 / LSI設計 / ソフトエラー耐性
Outline of Annual Research Achievements

本研究では集積回路(LSI)を外部から攻撃することを「侵襲」と呼ぶことにする。侵襲には「人による故意の侵襲」と「自然界に存在する侵襲」の2種類がある。近年、IoTデバイスの普及に伴い、より多くの情報機器がインターネットに接続され、個々のデバイスにおける情報の暗号化が重要となって来ている。暗号システムをハードウェアで実装する際、サイドチャネル攻撃(人による故意の侵襲)による暗号解読に注意が必要である。本研究では、故意の侵襲を受けても、それを察知し、暗号が解読されない集積回路を提案・設計することを第1の目的とする。自然界では放射線が回路に衝突すること(自然界に存在する侵襲)によってソフトエラーと呼ばれる一時的なエラー(信号の反転)が集積回路内に発生する。本研究では、上記の暗号回路にソフトエラーが生じても回路自身がエラーを修復する機能をもたせた集積回路を提案・設計することを第2の目的とする。
本年度は、ソフトエラー耐性に関して、SNU(Single Node Upset)だけでなくDNU(Double-node upset)におけるエラー回復機能および検出機能をもつラッチ回路を提案した。さらに、TDRHL回路はTNU(Triple-node upset)に対して、一定の条件でも検出できることを確認した。既存のラッチと比較して5倍のPDPを削減できることを示し、論文誌に発表した。
また、深層畳み込みニューラルネットワークのハードウェア設計においては、部分的な加算の再利用をしたデーターフロー技術を用いて、低消費電力の回路を実現し、その成果を論文書で発表した。さらに、高次元のFIRフィルタの設計において、高効率な回路を設計し、国際会議APCCASで学生が発表したところ、Best Student Paper Awardを受賞することとなった。

Current Status of Research Progress
Current Status of Research Progress

2: Research has progressed on the whole more than it was originally planned.

Reason

本年度は、当初、計画していたように、「研究計画調書」に記載したことをはじめとして研究を行った。特に、「研究実績の概要」に記載したように、耐ソフトエラーラッチの設計やFIRフィルタ等に関して優れた研究成果を得ることができた。来年度は上記研究成果をさらに進展させてゆく。

Strategy for Future Research Activity

今後は、当初の計画に従い、研究を進めていく。耐ソフトエラーラッチの設計に関しては十分な研究成果が得られたと考えられるので、特に以下の研究を進める。
1.面積と消費電力を考慮したスケーラブルな並列FIRフィルタの設計
2.タイミングエラー予測によるばらつき耐性をもつ回路設計技術
3.時間的に余裕があれば、さらに進んだ回路の設計に関しても研究したい。

Causes of Carryover

出張旅費と人件費がコロナ禍のために支出が難しかったために、次年度使用額が生じた。本年度に予定以上の研究成果を発表する可能性があるため、この学会出張旅費に充当するとともに、アルバイト謝金での支出を見込んでいる。

  • Research Products

    (3 results)

All 2021 2020

All Journal Article (2 results) (of which Peer Reviewed: 2 results,  Open Access: 1 results) Presentation (1 results) (of which Int'l Joint Research: 1 results)

  • [Journal Article] Power-Efficient Deep Convolutional Neural Network Design Through Zero-Gating PEs and Partial-Sum Reuse Centric Dataflow2021

    • Author(s)
      Jinghao Ye, Masao Yanagisawa, Youhua Shi
    • Journal Title

      IEEE Access

      Volume: 9 Pages: 17411 - 17420

    • DOI

      10.1109/ACCESS.2021.3053259

    • Peer Reviewed / Open Access
  • [Journal Article] Transition Detector-Based Radiation-Hardened Latch for Both Single- and Multiple-Node Upsets2020

    • Author(s)
      Saki Tajima, Masao Yanagisawa, Youhua Shi
    • Journal Title

      IEEE Transactions on Circuits and Systems II: Express Briefs

      Volume: 67 Pages: 1114 - 1118

    • DOI

      10.1109/TCSII.2019.2926498

    • Peer Reviewed
  • [Presentation] A High-Performance Symmetric Hybrid Form Design for High-Order FIR Filters2020

    • Author(s)
      Jinghao Ye, Masao Yanagisawa, Youhua Shi
    • Organizer
      IEEE Asia Pacific Conference on Circuits and Systems (APCCAS)
    • Int'l Joint Research

URL: 

Published: 2021-12-27  

Information User Guide FAQ News Terms of Use Attribution of KAKENHI

Powered by NII kakenhi