2021 Fiscal Year Annual Research Report
| Project/Area Number |
19K11886
|
|---|
| Research Institution | Waseda University |
|---|
Principal Investigator |
柳澤 政生 早稲田大学, 理工学術院, 教授 (30170781)
|
|---|
| Project Period (FY) |
2019-04-01 – 2022-03-31
|
| Keywords | 頑健 / 集積回路 / LSI設計 / ソフトエラー耐性 |
|---|
| Outline of Annual Research Achievements |
本研究では集積回路（LSI）を外部から攻撃することを「侵襲」と呼ぶことにする。侵襲には「人による故意の侵襲」と「自然界に存在する侵襲」の2種類がある。近年、IoTデバイスの普及に伴い、より多くの情報機器がインターネットに接続され、個々のデバイスにおける設計が重要となって来ている。本年度はディジタルシステムに多く利用されているディジタルフィルタの畳み込み演算に焦点を当て研究を行った。畳み込み演算は、特定の情報を選択するためのフィルタリングの役割を担っている。畳み込みシステムの主な演算は積和演算（MAC）である。特に高精度なアプリケーションでは、畳み込みシステムのMAC演算の量は非常に大きくなるため、演算時間が長く、消費電力が高く、そして回路面積も大きくなってしまう。これらの問題を解決するために、高効率な畳み込み演算回路設計技術が求められている。
本年度は、1次元／2次元の畳み込み演算を行うFIRディジタルフィルタ回路に注目し、高効率な畳み込み演算回路を提案し以下の成果を得た。回路構造レベルでは、電力遅延積で18%の削減、面積遅延積で10%の削減、レイテンシーで33%削減を実現した。ユニットレベルでは、電力遅延積で35.8%の削減、面積遅延積で44.5%の削減を実現した。また、ビットレベルでは、面積遅延積で30.7%の削減、電力遅延積で22.8%の削減を実現した。以上の３つの階層にわたり、回路全体の面積、遅延、消費電力、面積遅延積および電力遅延積を抑える最適な高効率回路設計方法を提案し、それぞれの有効性を示した。
|
