2022 Fiscal Year Annual Research Report
IoT環境におけるエッジデバイスでの劣化故障検出及び障害予告技術の開発
| Project/Area Number |
19K20234
|
|---|
| Research Institution | Ehime University |
|---|
Principal Investigator |
王 森レイ 愛媛大学, 理工学研究科(工学系), 講師 (90735581)
|
|---|
| Project Period (FY) |
2019-04-01 – 2023-03-31
|
| Keywords | 多重故障 / 劣化遅延計測 / 時間展開回路のテスト容易性 / 深層強化学習 |
|---|
| Outline of Annual Research Achievements |
IoT技術の普及が進むにつれ、エッジデバイスで膨大なデータをリアルタイムに処理するための高性能計算装置が求められている。MRLDは、格子状に配置された汎用メモリセル（LUT: Look Up Table）を利用する論理再構成デバイスとして開発されている。本研究の目的は、MRLDの製造からリタイアまでのライフサイクルにおける高信頼性技術の開発である。具体的な取り組みとして、以下の4点を目標としている。①製造段階でのMRLDの欠陥（汎用メモリセル間の接続配線の断線やショートなど）に対応する高品質な生産テスト方法の開発、②デバイス運用中の機能安全を確保するためのフィールドテスト技術の開発、③経年劣化によるデバイス劣化状況の検出・報告技術の研究、および④MRLDの特有な構造に適した論理合成手法の研究開発である。
2022年度の目標ごとに対する主な成果は以下の通りである。
目標①:過去年度に提案したLUT間の接続配線におけるブリッジ故障とオープン故障を検出・特定する診断用テスト生成法を基に、ＬＵＴ行列上における多重故障の検出と箇所診断へ拡張した。目標②:昨年度に提案されたテスト対象回路の時間的可制御性と可観測性の改善に焦点を当てたテストポイント挿入手法を整理し、ACM Transactions on Design Automation of Electronic Systemsに発表した。さらに、グラフニューラルネットワークと深層強化学習を活用したテストポイント挿入法の提案も行った。目標③:MRLDデバイスにおけるLUT単体の劣化遅延（ローカル遅延）を高精度に計測するため、リングオシレーターの設計と実装法の改良を提案した。目標④:MRLDにおける機能分割と真理値表自動生成ツールに対し、デバッグ作業と必要な機能拡張を実施しました。このツールは目標1および目標3の達成にも活用した。
|
