近似コンピューティング効率を極限まで高める潜在性能活用型VLSIの研究

2019 Fiscal Year Research-status Report

• Project/Area Number: 19K24341
• Research Institution: Nagoya University
• Principal Investigator: 増田 豊 名古屋大学, 情報学研究科, 助教 (60845527)
• Project Period (FY): 2019-08-30 – 2021-03-31
• Keywords: 低消費電力設計 / 適応的電圧制御

Outline of Annual Research Achievements

本研究では、近似コンピューティング (AC) 回路の省電力効果を最大限高める、計算品質を自律制御可能な設計パラダイムの実現を目指す。VLSI 自身が電源電圧を自律的に制御する設計技術である 適応的電圧制御 (AVS) を AC 回路設計に応用して、AVS と AC の一体最適設計手法を構築する。
2019年度は、ACおよびAVS の効果を高める被制御回路の設計手法の研究を推進した。配置配線もしくは論理合成の再設計により遅延故障確率の高いパスの遅延を削減する手法である、適応的スラック割当 (ASA) に着目した。申請者は、ASA が本質的でないクリティカルパス (高いしきい値電圧を持つ論理ゲートなどで構成されるクリティカルパス)の遅延を削減できる一方、本質的なクリティカルパスの遅延を削減できないことを発見した。
上記の ASA の課題を克服するために、申請者は、浮動小数点演算のビット幅削減を利用したデータパスの遅延削減と ASA を融合した設計手法を提案した。浮動小数点演算器は、消費電力や回路面積の大きな演算器であることが報告されており、演算経路が本質的なクリティカルパスとなり得る演算器の一つである。ビット幅削減を用いた演算近似により、浮動小数点演算ユニットを通る本質的なクリティカルパスの遅延を削減できるため、ASA との組み合わせにより省電力効果をさらに高めることができる。
提案設計の省電力効果を商用の論理シミュレータによって評価したところ、ワーストコーナーにおいて、提案設計が従来の ASA と比べて 13.9% 電力を削減できることを実験的に確認した。BWS と組み合わせることにより、ASA はワーストコーナーで 10.0%、ティピカルコーナーで 6.0% の省電力効果を上乗せした。以上より、多様なばらつき環境下で提案設計が省電力動作に貢献することを実験的に確認した。

Current Status of Research Progress

2: Research has progressed on the whole more than it was originally planned.

Reason

本研究は、(a)AVS のセンサ設計手法、(b)AC の効果を高める被制御回路の設計手法、(c)設計回路の性能向上効果と省電力効果の定量的評価、という研究課題により構成される。
当初の研究計画では(a)から着手する予定であったが、研究開始直後に、ASA が持つ根本的な問題 (ASA 単体を被制御回路に用いる方法では、本質的なクリティカルパスの遅延を削減できない、という問題)を発見した。そこで、この問題を解決するべく、(b)から優先的に着手した。元の研究計画では、2019年度10 月 - 2020年 9 月までの間、(b)に取り組む予定であった。一方、本研究では、既に、浮動小数点演算のビット幅削減との組み合わせ法を提案しており、提案設計が ASA の問題を緩和し、多様な性能ばらつき環境下で一定の省電力効果を達成できることを実験的に確認している。従って、(b) に関しては、既に一定の成果を上げており、この点は極めて順調であると言える。
また、(b) で提案した設計の有効性を評価するために、論理シミュレータを用いた性能評価に着手した。論理シミュレータは、研究計画で用いる想定であった確率的性能評価手法とは異なる評価技術であるが、産業・学術業界の両方で広く用いられている技術である。以上より、(c)の性能評価に関しても、(b)で設計した回路に対してのみ (AVS の機能を搭載していない条件のみ)ではあるが、既に着手していると言える。(c)については、当初の予定では 2020 年度の後半から取り組む手筈であったため、この点も良好なポイントである。
(a) に関しては、2019 年度は着手出来ていないため、この点は当初の研究計画から遅れている。一方、(b) と (c) の進捗が予定より進展している。従って、研究課題全体の進捗状況としては、(2)おおむね順調に進展している、と判断する。

Strategy for Future Research Activity

今後は、(a)AVS のセンサ設計手法に着手し、2019年度に提案した (b)被制御回路と組み合わせたのち、(c)性能評価を行う。

(a) のセンサの設計では、多様な性能ばらつき下で機能するエラー予告 FF (フリップフロップ)をセンサとして用い、計算品質に影響し得る FF 集合を観測する。統計的静的タイミング解析と論理シミュレーションを利用して、各 FF の故障発生確率と伝搬確率を導出する予定である。両確率の同時確率の高い FF 集合を観測して、重要な計算時にセンサが反応し、高い電源電圧を供給する自律制御系の実現を目指す。

(c) の性能評価に関しては、論理シミュレータや確率的シミュレータを用いた評価に着手する予定である。消費電力、性能、計算品質、平均寿命などを定量的に評価し、提案設計の実用性と実現性を明らかにすることを目指す。

Causes of Carryover

研究活動を推進するために、計算機実験用のコンピュータを購入する必要があったが、購入希望のコンピュータの価格が 2019年度の支給額よりも高額であった。そこで、2019年度の使用額を部分的に 2020年度分として請求し、両者を合わせて当該コンピュータを購入する使用計画を立てた。