2020 Fiscal Year Annual Research Report
近似コンピューティング効率を極限まで高める潜在性能活用型VLSIの研究
| Project/Area Number |
19K24341
|
|---|
| Research Institution | Nagoya University |
|---|
Principal Investigator |
増田 豊 名古屋大学, 情報学研究科, 助教 (60845527)
|
|---|
| Project Period (FY) |
2019-08-30 – 2021-03-31
|
| Keywords | 低消費電力設計 / 適応的電圧制御 / 近似コンピューティング / クリティカルパス・アイソレーション / ビット幅削減 |
|---|
| Outline of Annual Research Achievements |
本研究では、近似コンピューティング (AC) 回路の省電力効果を最大限高める、計算品質を自律制御可能な設計パラダイムの実現を目指す。VLSI 自身が電源電圧を自律的に制御する設計技術である適応的電圧制御 (AVS) を AC 設計に応用することを見据えて、AVS の効果を高める被制御回路の設計手法を推進した。具体的には、クリティカルパス・アイソレーション (Critical Path Isolation; CPI) とビット幅削減 (Bit-Width Scaling; BWS) の協調設計手法を提案した。CPI は、活性化するクリティカルパス (CP) の遅延を削減することで、低電圧動作時にタイミング故障を起こす CP の数を削減する。BWSは、数値の表現に用いるビット幅を削減することで、データパスの実現に要する回路資源を低減する技術である。両者の併用により、回路中の CP を大幅に削減し、低電圧化と省電力化を大幅に推進できると期待される。
評価実験により、BWS とCPI は非常に親和性が高く、両者の協調が相乗的に省電力効果を高めることを確認した。GPGPU プロセッサを用いた評価実験により、Worst コーナーにおいて、画像処理プログラムでは 42.7%、ニューラルネットワークの推論プログラムでは 51.2%、消費電力を削減できることを実験的に確認した。また、AVS への応用を見据えて、提案設計の性能ばらつきへの脆弱性を評価するために、同一の設計後回路に対して異なるPVTA コーナーの遅延をアノテーションし、省電力効果を評価した。評価実験により、提案設計が遅延感度の大きく異なるPVTA コーナー群で、省電力効果を発揮できることを実験的に確認した。
以上の結果は、査読付き国際会議で発表済みであり、学術論文誌に投稿済みである。
|
Research Products
(4 results)
