2008 Fiscal Year Annual Research Report
部分回路再構成を利用した可変並列計算システムの実現と耐故障性の向上について
| Project/Area Number |
20700044
|
|---|
| Research Institution | University of Tsukuba |
|---|
Principal Investigator |
山口 佳樹 University of Tsukuba, 大学院・システム情報工学研究科, 講師 (30373377)
|
|---|
| Keywords | 回路再構成可能LSI / 高速計算 / リコンフィギャラブルシステム |
|---|
| Research Abstract |
本研究提案では, 回路再構成が可能なLSIを用いて, 問題に応じた可変並列処理およびその可変性を利用した耐故障性の向上について研究を進めている。耐故障性向上の手法については研究代表者が提案しているタイルフォールトトレラント手法という能動的な回路修復手法を利用することで、フォールトアボイダンスやフォールトマスキングだけでなく、フォールトトレラントがLSI上で実現できることを確認している。そこで今年度の研究では, 汎用のプロセッサコア(SuperH互換プロセッサコア)に対して, この提案している手法を適用し実デバイス(FPGA : Field Programmable Gate Array)に実装するということを行った。能動的な回路修復手法を実装し汎用のMPUを動作させているというテストシステムは世界的に見ても例がなく, 国内および国外における学会発表において、非常に高い評価を得ることができた。また, チップ内の可変並列処理については, FPGAだけでなく異なるアーキテクチャを採用したLSIも視野にいれて、効率の良い可変並列システムについて研究を進めている。現在、DAPDNAというLSIを用いた評価システムの構築が完了し、その有効性などについての検討を進めている段階である。リアルタイム動画像処理システムにおいては, 本プロトタイプ可変並列システムが十分な性能が得られることが確認され、来年度では、これらの研究についてより深く研究を進める予定である。
|
