2009 Fiscal Year Annual Research Report
部分回路再構成を利用した可変並列計算システムの実現と耐故障性能の向上について
| Project/Area Number |
20700044
|
|---|
| Research Institution | University of Tsukuba |
|---|
Principal Investigator |
山口 佳樹 University of Tsukuba, 大学院・システム情報工学研究科, 講師 (30373377)
|
|---|
| Keywords | 回路再構成可能LSI / 高速計算 / リコンフィギャラブルシステム |
|---|
| Research Abstract |
本研究提案では,回路再構成が可能なLSIを用いて,問題に応じた可変並列処理およびその可変性を利用した耐故障性の向上について研究を進めている。当該年度では対象とした枠を広げ、書き換え可能なLSIでありかつ細粒度アーキテクチャのFPGA(Field Programmable Gate Array)ではなく、粗粒度アーキテクチャであるIPFLEX社のDAPDNAについても検討を行った。DAPDNAの採用により、粗粒度と言うだけでなく動的回路再構成に対してもより深い議論が可能になり、回路を複数面用意し状況に応じて並列度を変更する能動的な可変並列処理についても議論ができるようになった。これについては、当該研究分野の国外における学会発表において非常に高い評価を得ることができた。リアルタイム動画像処理システムについて、他アーキテクチャと比較したより深い議論は現在も続けており、最終年度では、これらの研究について結論つける予定である。
|
