2010 Fiscal Year Annual Research Report
部分回路再構成を利用した可変並列計算システムの実現と耐故障性の向上について
| Project/Area Number |
20700044
|
|---|
| Research Institution | University of Tsukuba |
|---|
Principal Investigator |
山口 佳樹 筑波大学, 大学院・システム情報工学研究科, 講師 (30373377)
|
|---|
| Keywords | 回路再構成可能LSI / 高速計算 / リコンフィギャラブルシステム |
|---|
| Research Abstract |
2011年度の本研究では、様々なコンピューティングプラットフォームを対象に、並列度の静的/動的な変更およびその性能比較を行った。研究課題にある可変性を利用した性能向上については、マルチCPU化および可変SIMDアーキテクチャの提案により実現が可能であることを示すことができた。本研究課題で使用した書き換え可能なLSI(Field Programmable Gate Array : FPGA)には、その回路利用率をたかめていくと、動作周波数、演算性能に関してトレードオフが発生し、このトレードオフポイントの見極めは高効率なシステムを構築する上で非常に重要である。特に、組み込み機器等において、消費電力と言う軸を加味すると、この議論はより重要な意味を持つ。これについて、一アプリケーションであるが、性能評価を通して成果を示すことができた。次に、多くのプラットフォームを評価するということで、FPGAとは異なる粗粒度アーキテクチャを採用したデバイスを利用し、演算モジュール単位でのパイプライン処理について提案を行った。これにより、デバッグおよび故障頻度を下げるだけでなく、消費電力対性能向上を図ることができるなど、新しい方向性についても示唆することができた。最後に、以上の知見を基に、具体的なアプリケーション(分子情報学)を対象としたシステムを構築し、他の手法と比較して本手法の高い性能向上率および有意性を示した。一般に利用されるCPUだけでなくGPGPUなどのLSIと比較しても本提案手法が高い性能を得られることを示したことから、現時点では特定のアプリケーションに限定されているが、本研究計画を達成したものと思われる。
|
