2023 Fiscal Year Final Research Report
Creation of Scalable Computers and their System Software for Post-Moore Era
| Project/Area Number |
20H00593
|
|---|
| Research Category |
Grant-in-Aid for Scientific Research (A)
|
| Allocation Type | Single-year Grants |
|---|
| Section | 一般 |
|---|
| Review Section |
Medium-sized Section 60:Information science, computer engineering, and related fields
|
|---|
| Research Institution | Institute of Physical and Chemical Research |
|---|
Principal Investigator |
Sano Kentaro 国立研究開発法人理化学研究所, 計算科学研究センター, チームリーダー (00323048)
|
|---|
| Co-Investigator(Kenkyū-buntansha) |
柴田 裕一郎 長崎大学, 情報データ科学部, 教授 (10336183)
上野 知洋 国立研究開発法人理化学研究所, 計算科学研究センター, 研究員 (30794135)
佐藤 三久 国立研究開発法人理化学研究所, 計算科学研究センター, 副センター長 (60333481)
滝沢 寛之 東北大学, サイバーサイエンスセンター, 教授 (70323996)
谷川 一哉 広島市立大学, 情報科学研究科, 講師 (80382373)
宮島 敬明 明治大学, 理工学部, 専任講師 (90770850)
小柴 篤史 国立研究開発法人理化学研究所, 計算科学研究センター, 特別研究員 (20845771)
Lee Jinpil 国立研究開発法人理化学研究所, 計算科学研究センター, 研究員 (30764873)
|
|---|
| Project Period (FY) |
2020-04-01 – 2024-03-31
|
| Keywords | データフロー計算モデル / 布線論理型 / 計算機アーキテクチャ / システムソフトウェア / ポストムーア時代 |
|---|
| Outline of Final Research Achievements |
As a computation mechanism and model, we developed an FPGA cluster as a dataflow architecture (DFA) prototype system, researched coarse-grained reconfigurable arrays (CGRA) as DFA, and researched dataflow computation with FPGAs. As programming models and system software, we researched a programming scheme for asynchronous operation of dataflow tasks between a host CPU and FPGAs, and their task scheduler. We also researched OpenACC/OpenMP compilers for dataflow computation on FPGAs.
As an application, we researched DFA for graph processing, convex hull computing, stencil computation, and so on.
|
| Free Research Field |
計算機科学
|
| Academic Significance and Societal Importance of the Research Achievements |
FPGAクラスタ、CGRA、FPGAによるデータフロー計算に加え、プログラミング環境やスケジューラの研究開発により、スケーラブルデータフロー計算システムやそのプログラミングの有用性を示す知見が得られた。また、グラフ幅優先探索、近似凸包計算、ステンシル計算アプリケーションの研究を通じて、それらのデータフロー処理の実現可能性や、潜在的なボトルネック、および複数FPGA・デバイスを用いた並列化とスケーラビリティに関する知見が得られた。これらは、従来のメニーコアCPUアーキテクチャの性能向上が行き詰まる中、従来のノイマン型アーキテクチャに代わる高性能計算アーキテクチャの有望性を示す貴重な成果である。
|
