2022 Fiscal Year Annual Research Report
近似コンピューティング回路の遅延特性と計算重要度を融合した新CAD技術の開発
| Project/Area Number |
20K19767
|
|---|
| Research Institution | Nagoya University |
|---|
Principal Investigator |
増田 豊 名古屋大学, 情報学研究科, 准教授 (60845527)
|
|---|
| Project Period (FY) |
2020-04-01 – 2023-03-31
|
| Keywords | 近似コンピューティング / CAD / 計算重要度 |
|---|
| Outline of Annual Research Achievements |
集積回路の新たな設計パラダイムとして「計算方法に近似を導入することにより、消費電力、回路面積や性能の向上を推進する」近似コンピューティング (AC) に注目が集まっており、AC 回路の設計開発支援 (CAD) 技術が強く望まれている。本研究では、計算品質などの制約を満足しつつ AC 回路の性能を最大限高める CAD 技術を目指して、(a) 性能評価技術、(b) タイミング最適化技術、(c) 検証・テスト技術の開発に取り組む。各技術を統合することで、AC 回路の CAD 開発環境の実現を目指す。
(a) では、Fault Injection (FI) を利用した性能評価技術を構築した。本成果は 2022年度に VLSI CAD 分野の難関国際会議 DATE2023 に採択され、学術論文誌に投稿済みである。
(b)では、AC の設計技術として過電圧スケーリング (VOS) に着目し、VOS に向けたタイミング最適化技術を研究した。VOS 動作時に遅延故障発生数を削減するために、活性化するクリティカルパスを削減する設計手法を提案した。本設計技術により、最大51.2% の電力削減を達成した。本成果は、2020年度に難関国際会議 DATE にて発表し、2021年度に学術論文誌にて掲載済みである。
(c) では、ハードウェア記述言語内に計算品質の制約チェック (Design Under Test; DUT) 機構を埋め込むことで、品質制約を違反しうるテストパターンを検証する技術を提案した。テストパターン生成法として、ファジングとランダムテストの二点に着目し、それぞれの生成法と DUT との協調により、計算品質を違反しうるテストパターンに対するカバレッジを実験的に評価した。本成果については、2021年度に査読付き国際会議 IOLTS にて発表し、2022年度に学術論文誌にて掲載済みである。
|
