2009 Fiscal Year Annual Research Report
高機能論理素子による次世代アトラスミューオンシステム読出系の開発
| Project/Area Number |
21540296
|
|---|
| Research Institution | The University of Tokyo |
|---|
Principal Investigator |
坂本 宏 The University of Tokyo, 素粒子物理国際研究センター, 教授 (80178574)
|
|---|
| Co-Investigator(Kenkyū-buntansha) |
川本 辰男 東京大学, 素粒子物理国際研究センター, 准教授 (80153021)
石野 雅也 高エネルギー加速器研究機構, 素粒子原子核研究所, 准教授 (30334238)
|
|---|
| Keywords | 陽子陽子衝突実験 / ミューオン検出器 / データ読み出し系 / 高速シリアル伝送 / FPGA / CPUコア / データ圧縮 / エラーリカバリー |
|---|
| Research Abstract |
まず次世代読み出し系に要求される性能について、現在のアトラスミューオンシステムの実績を元に検討を行った。
アトラス実験は平成21年度よりデータ収集を開始している。それらからの基礎データを元に将来のビーム増強に応じたデータ量の増加を予測した。また現行のデータ読み出し系における問題点について、実際に発生するエラーなどから検討した。特に、エラーが発生した場合、その情報をどのように記録しておくか、また、エラーからどのように復帰するかが、データの修復や安定運転のため重要である。それらを実装するためには計算機プログラムのような柔軟な技法を用いることが肝心であることが確認できた。
平行して新システムを構成するための基盤技術について検討を進めた。高速データ転送を実現するためにはチャンネルあたり1Gbpsの帯域を持ったシリアル通信回線を使用する必要がある。また、多数のチャンネルを束ね、データ圧縮を行い、次段へ転送するデータフローを管理する部分は論理素子の内部でも十分な高速処理ができなければならない。そのため、高速かつ大容量の論理素子を利用する。併せて上述したようなエラー処理などを柔軟に組み込・むためCPUをソフトウエアコアとして埋め込む必要がある。こういった機能を持つFPGAについて技術評価を行った。その評価のため市販されているFPGAの評価ボードを導入し、その上で期待される機能および性能が実現するかどうかを確認した。
組み込みCPUではもちろん最新のマイクロプロセッサと比較するとクロック周波数や同じ動作に必要なクロック数において大きく水をあけられているが、外部インターフェースのことを考え合わせると、チップ内のデータにアクセスできる組み込みCPUはスループットとしては遜色ない結果を出せることがわかった。また、チップ内に多数のCPUを配置することが可能であり、並列処理によって高性能を実現することができることも確認できた。
|
